基于赛灵思的Virtex-7 HT系列的详细分析与解答

赛灵思近日推出内置28Gbps收发器的Virtex-7 HT系列支持下一代100-400Gbps通信系统应用适用于行业最高带宽线路卡的全新FPGA， 可以提供多达16个28Gbps串行收发器，可支持主要的高速串行、光学和背板协议，这里以Q&A形式对这一新品进行了深度解读。

1. 赛灵思将发布内容是什么？

赛灵思将发布 Virtex-7 HT FPGA，该产品在单片 FPGA 中集成了业界最多数量的串行收发器—16个 28Gbps 和72个 13.1Gbps 串行收发器，能够满足 100Gbps 和 400Gbps 带宽应用的需要。如欲观看赛灵思 28Gbps 收发器的演示视频，请访问：。 在该视频中，信号完整性专家 Howard Johnson 博士对 Virtex-7 HT FPGA 的 28Gbps GTZ 收发器芯片进行了演示，该芯片可用于新一代 100G-400G 应用。该演示采用实际的 PRBS31 模式，重点介绍了连接新一代 CFP2 光纤模块所需的超广视角和抖动性能。

2. 是什么因素推动了赛灵思28Gbps收发器FPGA解决方案的推出？

思科预计，2014 年全球 IP 流量将在 2009 年的基础上增长四倍，达到每月 64 EB，而 2009 年的月流量约为 15 EB。到 2014 年，全球年 IP 流量将达到近 0.75 ZB（767 EB）。一个ZB等于一万亿GB（供参考： 1B=8bit， ，1KB=103B，1MB=106 ，1GB=09B，1TB=1012B，1PB=1015B拍字节约等于 1015 字节，1EB=B1018艾字节约等于 1018 字节，1ZB=1021B或 1,000,000,000,000,000,000,000 字节。

为了紧跟这一发展趋势，通信设备厂商正在设计新一代 100 – 400Gbps 系统，以便在不扩大外型或功耗预算的情况下最大限度地提高面板带宽密度。由于通信行业正致力于将接口速率从 10Gbps 提高到 28Gbps 以支持更高带宽，因此，面向芯片到光纤、芯片到背板以及芯片到芯片接口的抖动预算需求已变得极其严格，这些和功耗一起，均成为赛灵思 Virtex-7 HT 器件开发中的重点。

3. 针对28Gbps 收发器有哪些高速协议？

需要 28Gbps 收发器支持的现有协议包括 IEEE 802.3.ba、25Gbps Infiniband、32Gbps Infiniband、OIF/CEI 28G-SR、OIF/CEI 28G-VSR 以及其它正在制定的协议。

4. Virtex-7 HT FPGA 支持哪些市场领域和应用？

Virtex-7 HT 系列的功能组合支持广泛的应用，例如：从包含 290,000 个逻辑单元的低成本 100G“智能变速箱”芯片到包含 870,000 个逻辑单元的全球首款 400Gbps FPGA，应用涵括100Gbps、2 x 100Gbps 或 400Gbps 接口、高效连接、基于 3Gbps 或 6Gbps 的传统系统端接口和 10Gbps ASIC 及 ASSP 芯片等。

这意味着 Virtex-7 FPGA 可用于多种应用，例如：支持 OTU-4（光传输单元）转发器和复用转发器的 100Gbps 线路卡、低成本 120Gbps 包处理线路卡、400Gbps 以太网线路卡、面向基站和远程无线电前端的19.6Gbps CPRI（通用公共无线电接口）以及 100Gbps 和 400Gpbs 测试设备。

包括雷达阵列以及侦察机在内的航空航天和军用产品应用，还要求28Gbps 收发器提供更高的性能。如欲详细了解基于 Virtex-7 HT FPGA 的应用，请访问：，查看赛灵思白皮书《Virtex-7 HT FPGA 提供行业最高带宽并支持所有主流的串行、光传输和背板协议》。

5. Virtex-7 HT FPGA 相对于其它竞争产品具有哪些优势？

• 更高带宽：在单一 FPGA 器件上集成了 4 倍于对手的 28Gbps 收发器和72个 13.1Gbps 收发器，因此其性能是其它可编程解决方案的 2.7 倍，并且可提供 2.8Tbps 的双向带宽，而竞争对手的双向带宽仅为 1Tbps。
• 更低抖动：在车载测试中，串行收发器技术在 PRBS-31bps 模式下实现了 28Gbps 的传输速率，同时保持低低抖动性，符合 OIF CEI28G 规范。
• 更低噪音：专有架构可将模拟和数字电路之间的噪音耦合减少 5-10db。

6. 客户在其应用中是否真的需要16个 28Gbps 收发器？

是的，开发 400Gbps 线路卡的客户希望部署能够在输入端支持 16 x 28Gbps 带宽的单芯片解决方案，以便连接四个 400Gbps CFP2 光纤模块，从而实现最佳的系统功耗密度。 这些系统还需要能够在 48 和 72 个 10.3125Gbps 收发器之间以 200Gbps 或 400Gbps 速率连接多个 NPU 或 ASIC 的接口。为了给 Virtex-7 HT FPGA提供 16x28Gbps 的带宽，赛灵思还为器件提供 4 或 8 个 28Gbps 收发器，以支持 100Gbps 和 2 x 100Gbps 应用。

7. 客户为何不能只是简单地将两个或更多 FPGA 互连在一起以实现更大规模的设计？

这种方法具有三处缺陷：可用的 I/O 端口非常有限，不足以连接那些必须在分段设计中 FPGA 之间传输信号所组成的复杂网络，并且不足以将 FPGA 连接至系统的其它组件；FPGA 之间的信号延迟会制约性能；使用标准设备 I/O 在多个 FPGA 之间创建逻辑连接会产生不必要的功耗。

8. 赛灵思 Virtex-7 HT FPGA 软件何时上市？

支持 Virtex-7 系列的 ISE® Design Suite 软件工具于今日上市。支持 Virtex-7 HT 的公共软件将于 2011 年下半年上市。

9. 赛灵思 Virtex-7 HT FPGA 将于何时开始供货？

. 首批器件将于 2012 年上半年上市。

10. 客户可从何处获得与 Virtex-7 HT FPGA 有关的更多信息？

访问 ，可获得与 Virtex-7 HT FPGA有关的更多详细信息，其中包括产品表格。