每片DDR2存储器的容量为1Gb，两片DDR2芯片组合，得到总容量为2Gb。单DDR2存储器为16bit，两片存储器共用控制线和地址线，数据线并列，即组成了32位的2Gb存储模组。
2020-08-21 15:09:00
5493 
在quartus2中创建了一个DDR2 控制器的ip核 ，但是在选择 DDR型号的时候，找不到我要用的DDR芯片信号 怎么办？选择了一个DDR芯片将它的行列bits数改了之后 发现 内存大小又不对 。求解答
2017-09-19 14:50:23
我在XPS中进行硬件设计时添加了DDR2 ip内核，因为代码很大而导致内存错误。但在未来的计划中，我遇到了布局错误。我已将ddr2包装器的ucf文件复制粘贴到system.ucf文件中以消除一些错误
2020-06-18 10:36:34
从上表可以看出，在同等核心频率下，DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。
2019-08-08 07:11:44
%(差分线)，W10S5。三、DDR2 控制线走线规则a) DDR2控制线定义MEM_CS#0、MEM_CS#1、MEM_CS#2、MEM_CS#3、MEM_CKE0，MEM_CKE1、MEM_CKE2
2015-02-03 14:13:44
本次设计中CPU的封装为BGA844-SOC-Y，DDR2的封装为FBGA84，DDR2的控制总线采用星形连接，使用的PCB软件为AltiumDesigner10
2019-07-30 06:29:28
DDR2设计原理 DDR2 designBasic knowledge? Source Sync Bus Analysis? On-Die Terminations (ODT)? Slew Rate
2009-11-19 09:59:04
DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之处?
2021-03-12 06:22:08
本项目使用的是cycloneIII的芯片，利用IP核生成了一个DDR2的控制器，但是再分配引脚的时候产生了如下问题，如Error: The assigned location PIN U21
2012-06-19 10:26:30
求一DDR2接口设计代码
2013-04-24 10:00:36
[size=14.3999996185303px]我有个ARM的板子，DDR2和NAND的数据线是复用的，这样PCB走线的时候，除了原来DDR2高速信号走线阻抗和等长以外，还需要特别注意什么吗。NAND的线长是不是不算入DDR2总的线长中。
2016-10-10 17:09:28
本帖最后由 芯航线跑堂 于 2016-12-19 00:25 编辑
AC6102 DDR2测试工程本文档介绍AC6102上DDR2存储器基于Verilog代码的测试过程。AC6102上使用了2
2016-12-15 14:43:40
最近在做ddr2方面的东西，需要仿真ddr2，可是一直没有头绪。xx_example_top_tb仿真不知道是对是错，网上说的外挂美光ddr2 模型的仿真方法，没有具体讲解。哪位大虾能够指点一二哇，不甚感激!
2016-06-29 15:50:28
本次发布 Gowin DDR2 Memory Interface IP 参考设计及 IP CoreGenerator 支持调用 Gowin DDR2 Memory Interface IP
2022-10-08 07:25:25
实现特权同学的例程 特权FPGA VIP视频图像开发套件例程详解2——DDR2控制器读写测试 时，进行IP核配置时，进入下一步配置参数时，变成黑屏重装软件也不行
2018-01-24 08:23:17
实现特权同学的例程 特权FPGA VIP视频图像开发套件例程详解2——DDR2控制器读写测试 时，进行IP核配置时，进入下一步配置参数时，变成黑屏重装了软件也不行，到这个页面还是黑屏，软件版本是13.0
2019-05-17 06:35:42
PL341内存控制器是一款高性能、面积优化的DDR2 SDRAM内存控制器，兼容高级微控制器总线架构(AMBA)AXI协议。
有关AXI协议的详细说明，请参阅AMBA AXI协议规范。
本节总结了周期模型的功能与硬件的功能，以及周期模型的性能和准确性。
2023-08-12 06:01:49
我试图在XC3S4000-4FG900中为MT8HTF12864HY-667存储器生成两个DDR2控制器。在MIG 3.0中创建设计时，我保留了引脚，以便控制器使用单独的引脚。我更新了设计和引脚排列
2019-05-10 14:28:50
存储器控制器用户指南列出了数据，地址，控制和时钟信号的长度匹配要求。给出的数字是否必须补偿FPGA和DDR2封装内的键合线长度？如果是这样，我在哪里可以找到这些长度？谢谢，TL以上来自于谷歌翻译以下
2019-03-15 10:06:16
TMS320C6478外接 DDR2SDRAM，如果DDR2 停产了，TIC6478有应对的办法吗？ 非常感谢！
2020-05-27 14:31:27
quartus ii 调用DDR2 IP核时无法生成 （ 已经完成破解获得ddr2的license）
2017-02-07 17:29:25
在DDR2 MIG的使用时，想把DDR2封装成一个FIFO使用，但是有些问题不是太明白。在MIG的User Interface接口中，提供给控制器的数据是上升沿和下降沿的拼接，一个周期提供两个数据到
2015-03-29 18:41:43
DDR2电路设计在高速大数据的应用中，高速大容量缓存是必不可少的硬件。当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器，以及速度较高的双速率DDR
2016-12-30 20:05:09
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。Altera DDR2控制器使用IP的方式实现，一般很少自己写控制器代码。ddr
2020-02-25 18:33:00
嗨，我使用MIG 2.1构建了两个DDR2 SDRAM控制器来进行Ping Pong缓冲。该设备是virtex4FX60FF1152和ISEver是10.1。当它在设备上运行时，控制器
2020-06-02 16:58:51
、DDR2与DDR3内存的特性区别: 1、逻辑Bank数量 DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始
2011-12-13 11:29:47
`例说FPGA连载19：DDR电路设计特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc FPGA通常有专用的接口支持诸如DDR2
2016-08-12 17:59:50
`例说FPGA连载41：DDR控制器集成与读写测试之DDR2 IP核接口描述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 如图
2016-10-27 16:36:58
`例说FPGA连载43：DDR控制器集成与读写测试之DDR2引脚电平设置特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc DDR2的标准
2016-11-03 18:19:38
最近在设计一个需要连接DDR2 SDRAM的FPGA小系统，由于是第一次在使用SDRAM，在硬件连接时就遇到一个很纠结的问题——引脚的连接。看了几种参考设计，发现有两种说法：1、DDR2的数据（DQ
2017-09-25 17:51:50
以前的一个DDR2接口设计，在原板上运行正常，现在重做了一块板子，换了一款FPGA芯片，重新编译后，无法初始化DDR2。IP重新例化了，但是不知到怎么运行TCL文件，运行哪个文件？有高手给指点一下，或者有相关教程，或书籍推荐也可以。先谢谢啦！
2013-12-10 20:38:10
这是我自己写ddr2控制器的写操作，但为什么写的地址不按顺序写，有谁做过吗？
2017-03-20 16:36:20
Cyclone III系列型号为EP3C16F484C6N的FPGA作为控制器，以Micron公司生产的型号为MT47H16M16BG-5E(16M×16bit)的DDR2 SDRAM为存储器。用一个IP核完成
2011-05-03 11:31:09
信息，所以V5的一个bank理论上可以支持多个DDR2，并且也实现了连接多个的设置与调试，而在SP6中一个BANK连接了一个DDR2，连接是相对应的引脚相连接，这个比较容易实现。而SP6中连接两个或者
2015-03-16 20:21:26
基于Xilinx FPGA的DDR2 SDRAM存储器接口
2012-08-20 18:55:15
嗨！我正在寻找Spartan-3A / 3ANFPGA入门KitBoard用户指南（UG334）。具体来说第13章：DDR2 SDRAM和我不明白如何使用DDR2 SDRAM，因为例如这个内存
2019-07-31 06:18:10
你好使用Xilinx的任何一个端口MIG DDR2 SDRAM控制器都是我遇到了问题我有vhdl顶级系统，其中我实例化ddr2控制器我的ddr2包装器与testcase一起工作正常（由MIG提供
2019-08-19 10:47:06
嗨，我们从xilnx购买了ML555板。我们想验证该板上的ddr2控制器。我们已经加载了CD中提供的ddr2控制器的位图文件。我们没有观察到为阅读文件中提到的比较逻辑有效的数据提供的任何LED切换。如用户指南中所述，正确生成时钟。让我们知道这种行为的原因。问候--sampath
2019-08-19 09:35:52
你好我正在使用atlys主板，我必须在spartan-6上实现ddr2（MT47H64M16-25E）接口，...通过使用MIG及其示例设计，在模拟中一切正常....通过注意ddr2接口，例如
2019-10-28 07:46:43
的工作时钟频率。然而，设计至DDR3的接口也变得更具挑战性。在FPGA中实现高速、高效率的DDR3控制器是一项艰巨的任务。直到最近，只有少数高端（昂贵）的FPGA有支持与高速的DDR3存储器可靠接口的块
2019-08-09 07:42:01
嗨，我即将使用Virtex-4QV设备（XQR4VFX140）开始一个新项目。虽然我对使用DDR2 / DDR3 SDRAM的Xilinx MIG有一些经验，但我发现MIG IP不支持VIRTEX-4QV器件。那可能是另类？如何将DDR2 SDRAM与此FPGA连接？弥敦道
2020-04-02 06:08:46
我生成了DDR2设计但是当我在硬件上运行它时，led_error输出总是很高，表明读回失败。为了缩小问题范围，我需要查看接口中的总线传输，但是当我尝试将chipcope信号挂钩到DDR2总线实现失败
2019-05-10 14:25:23
DDR2控制和FPGA实现
2015-07-21 19:28:14
DDR,DDR2,DDR3,DDR4,LPDDR区别文所有权归作者Aircity所有1什么是DDRDDR是Double Data Rate的缩写，即“双比特翻转”。DDR是一种技术，中国大陆工程师
2021-09-14 09:04:30
下降的缺陷（甚至于DDR/DDR2又有着不支持单一地址访问的限制，分别至少2/4个地址同时访问）。但是，速度是王道，容量也是它的优势，这些特点是其它任何易失存储器无法媲美的，也是它存在的唯一理由
2014-12-30 15:22:49
我们知道ddr2有速度等级和存储量大小之分。在用altera FPGA设计的时候调用IP核到底该怎样选择ddr2呢？比如说640*480*8bit@60hz的视频信号，该选择什么ddr2呢？怎么计算
2018-01-31 11:00:13
如何操作才能使得ddr2降频，是更换晶振还是操作寄存器呢？pll2是产生ddr2的clk，但是手册上说明clk=clkin2*20/2.说明软件是改不了的吗？
2018-08-02 09:10:45
FPGA与DDR2存储器接口DDR2控制器的设计原理是什么？DDR2控制器的应用有哪些？
2021-04-30 06:28:13
各位好！之前用DM368的开发板进行实验，目前需要根据自己公司的产品重新画电路板，由于开发板上的FLASH和DDR2 SDRAM过于老旧，需要对这两颗零件重新选型。我不太清楚在选择DDR2
2018-06-21 05:34:23
×16bit）的DDR2 SDRAM为存储器。用一个IP核完成对4片DDR2的控制（带宽为64bit），且DDR2的最高速率可达200MHz，以此完成对数据的高速大容量存储。由于采用一个DDR2的IP核进行控制
2019-05-31 05:00:05
DDR2 SDRAM控制器的设计与实现
本文介绍了&&," -&,+. 的基本特征!并给出了一种&&," -&,+. 控制器的设计方法!详述了其基本结构和设计思想!并使用+JC:8B 公
2010-02-09 14:57:51
64 DDR2 SDRAM 和 FB-DIMM的电气检验:
随着DDR2 SDRAM时钟频率和信号边沿速率不断提高，检查电路板结构、电气系统和信令正变得越来越重要。本应用指南介绍了电路板、电源系统、
2010-08-06 08:29:0139 不只计算机存储器系统一直需要更大、更快、功率更低、物理尺寸更小的存储器，嵌入式系统应用也有类似的要求。本应用指南介绍了逻辑分析仪在检验DDR, DDR2 和DDR3 SDRAM 命令和
2010-08-06 08:29:4979 我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴
2010-10-07 11:06:37157 在高速、大容量存储的系统设计中，DDR2 SDRAM为设计者提供了高性价比解决方案。在FPGA中实现DDR2 SDRAM控制器，降低了系统功耗并节省空间， 缩短开发周期，降低系统开发成本
2010-12-13 17:10:3549 DDR2名词解释
DDR2的定义：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内
2009-04-26 18:02:221186 
DDR2内存传输标准 DDR2可以看作是DDR技术标准的一种升级和扩展：DDR的核心频率与时钟频率相等，但数据频率为时钟频率的两倍，也
2009-04-26 18:05:40786 
什么是DDR2 SDRAM
DDR2的定义：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技
2009-12-17 11:17:59623 DDR2的定义：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不
2009-12-17 16:26:19731 DDR2内存传输标准
DDR2可以看作是DDR技术标准的一种升级和扩展：DDR的核心频率与时钟频率相等，但数据频率为时钟频率的两倍，也就是说在一个时钟周期内必须传输
2009-12-24 14:53:28621 DDR2传输标准
DDR2可以看作是DDR技术标准的一种升级和扩展：DDR的核心频率与时钟频率相等，但数据频率为时钟频率的两倍，也就是说在一个时钟周期内必须传输两次
2009-12-25 14:12:57434 DDR2,DDR2是什么意思
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内
2010-03-24 16:06:361381 文中在介绍DDR2的工作原理的基础上，给出了一个用VHDL语言设计的DDR2 SDRAM控制器的方法，并且提出了一种在高速图像处理系统中DDR2 SDRAM的应用方案，同时在Virtex-5系列的FPGA上得到了实现
2011-07-23 10:03:165102 文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析，总结出一些控制器的关键技术特性，然后采用了自顶向下(TOP-IX)WN)的设计方法，用Verilog硬件描述语言实现控制器，
2011-09-01 16:36:29174 SDRAM, DDR, DDR2, DDR3 是RAM 技术发展的不同阶段, 对于嵌入式系统来说, SDRAM 常用在低端, 对速率要求不高的场合, 而在DDR/DDR2/DDR3 中，目前基本上已经以DDR2 为主导，相信不久DDR3 将全面取代
2012-01-16 14:53:010 使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，
2013-01-08 18:15:50237 基于Xilinx的DDR2 SDRAM存储控制器的用户接口设计与仿真，本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速
2013-01-10 14:12:452990 ISS 的DDR2 的设计指导，虽是英文，但很有用。
2015-10-29 10:53:380 用FPGA设计DDR2控制器讲解DDR2时序原理用户接口设计帮助用户快速掌握DDR2的控制技术新手上路的非常有帮助的资料。
2015-11-10 10:54:143 总结了DDR和DDR2，DDR3三者的区别，对于初学者有很大的帮助
2015-11-10 17:05:3736 DDR2 SDRAM操作时序规范，中文版规范
2015-11-10 17:42:440 带自测功能的DDR2控制器设计，感兴趣的可以看看。
2016-01-04 15:23:320 Xilinx FPGA工程例子源码：DDR2 Controller
2016-06-07 11:44:1424 SDRAM）：DDR4提供比DDR3/ DDR2更低的供电电压1.2V以及更高的带宽，DDR4的传输速率目前可达2133～3200 MT/s。
2017-11-17 13:15:4925152 提出一种便于用户操作并能快速运用到产品的DDR2控制器IP核的FPGA实现，使用户不需要了解DDR2的原理和操作方式的情况下，依然可以通过IP核控制DDR2。简单介绍了DDR2的特点和操作
2017-11-22 07:20:504687 
本文档介绍了DDR2内存控制器在tms320dm646x数字媒体片上系统（dmsoc）的DDR2内存控制器。
DDR2内存控制器是用来与jesd79d-2a标准兼容的DDR2 SDRAM接口
2018-04-18 10:45:104 DDR2 设备概述：DDR2 SDRAM接口是源同步、支持双速率传输。比如DDR SDRAM ,使用SSTL 1.8V/IO电气标准，该电气标准具有较低的功耗。与TSOP比起来，DDR2 SDRAM的FBGA封装尺寸小得多。
2019-06-22 10:05:011793 
本文档的主要内容详细介绍的是DDR和DDR2与DDR3的设计资料总结包括了：一、DDR的布线分析与设计，二、DDR电路的信号完整性，三、DDR Layout Guide，四、DDR设计建议，六、DDR design checklist，七、DDR信号完整性
2020-05-29 08:00:000 DDR,DDR2,DDR3,DDR4,LPDDR区别作者：AirCity 2019.12.17Aircity007@sina.com 本文所有权归作者Aircity所有1 什么是DDRDDR
2021-11-10 09:51:03154 DDR2总线的仿真方法，基于Agree公司最新的网络处理器APP300和HY的
DDR2 SDRAM HY5PS121621。
2022-10-21 16:09:580 5片DDR2设计分享
2022-12-30 09:19:264 电子发烧友网站提供《完整的DDR、DDR2和DDR3内存电源解决方案同步降压控制器数据表.pdf》资料免费下载
2024-03-13 10:16:450
正在加载...
电子发烧友App
工商网监
评论