大家好，欢迎Vivado的一个快速演示，它是xilinx新的设计套件，应用到7系列和以上的系列器件。
2012-04-25 08:55:55
2192 本文主要介绍Xilinx FPGA的GTx的参考时钟。下面就从参考时钟的模式、参考时钟的选择等方面进行介绍。 参考时钟的模式 参考时钟可以配置为输入模式也可以是输出模式，但是在运行期间不能切换。作为
2020-11-14 11:39:1513866 
本来写了一篇关于高速收发器的初步调试方案的介绍，给出一些遇到问题时初步的调试建议。但是发现其中涉及到很多概念。逐一解释会导致文章过于冗长。所以单独写一篇基本概念的介绍，基于Xilinx 7系列
2020-12-15 17:18:164531 
本文主要介绍Xilinx FPGA的GTx的参考时钟。下面就从参考时钟的模式、参考时钟的选择等方面进行介绍。
2023-09-15 09:14:261956 
亲爱的Xilinx人，我有一些简单的问题要问。我正在使用Virtex 6 SX475T进行PCB设计。我正在考虑添加一个扩展端口，它有2对CML和6对LVDS信号。从用户指南，我认为一个GTX银行
2020-06-13 08:38:27
大家好，我有一个Kintex-7设计，它使用10G的GTX收发器。几年前我用GTX收发器向导2.2创建了这个设计，它一直很好用。就在最近，我尝试使用最新版本的Vivado实现相同的设计，而
2020-05-07 07:31:36
我使用kintex-7 xc7k325tffg900-2配置显示器GTX rx（不带8b / 10解码），下面配置：线速为2.7 Gbps，参考时钟为135m，无编码，外部和内部数据宽度为20位
2020-07-28 10:40:48
Non-Project模式下应用增量实现 / 873．4 实现后的设计分析 / 883．4．1 资源利用率分析 / 883．4．2 时序分析 / 883．5 生成配置文件 / 903．6 下载配置文件 / 93
2020-10-21 18:24:48
[0x3b0060ebe0] /pkg/xilinx-vivado-/2013.4/Vivado/2013.4/lib/lnx64.o/librdi_timing.so(HASTNetworkImpl
2018-10-18 14:40:02
此消息：bp @ bp：/opt/Xilinx/Vivado/2016.1$ source settings64.shbp@bp:/opt/Xilinx/Vivado/2016.1$ bin
2018-12-21 10:58:20
个图标，我可以成功打开它以启动一个新项目。当我下载vivado 2017.4更新1并双解压缩并运行安装程序时，它会返回一条消息：“没有有效的Xilinx安装，可以应用此更新。”。我已卸载软件并多次重新
2019-01-04 11:14:26
的。来获取关于原始的 ISE 设计套件以及 Xilinx 在 Vivado 中对这些开发工具做改进的理由的讨论。值得重申的是，Vivado 支持 7 系列和 Zynq-7000 以及之后的设备，但是
2021-01-08 17:07:20
Vivado中xilinx_courdic IP核(求exp指数函数)使用
2021-03-03 07:35:03
你好，我们在2016年3月购买了Xilinx-Vivado / Ise的完整版本。我的同事将我添加为“管理员”，因此我也可以创建许可证。但它没有显示在我的xilinx帐户中，因此我无法生成许可证。我
2018-12-21 11:00:57
嗨，我的同事为我添加了“admin”作为许可证（Vivado / ISE-System） -2016年3月购买的产品。当我登录Xilinx许可时，它没有显示出来。我收到了Xilinx发送的关于将我
2018-12-21 10:58:55
我现在运行了几个项目我观察到安装了程序Xilinx ISE和Vivado的目录高达50 GB，因为我想在运行项目期间生成的文件。我不记得一开始是不是那么多。请告诉我哪些可以删除的“运行时”文件以及
2018-12-20 11:20:46
：/ Xilinx / Vivado Vivado Launchtime时出错我们的错误（附件是错误信息窗口的快照）诊断：i）关于vivado版本2014.3.1和2014.4ii）重新安装vivado次数iii）在
2020-03-25 09:00:33
本人在北京工作7年以上,非常熟悉Spartan-6, Virtex-5/Virtex-6/7 Series/UltraScale Series FPGA，从事FPGA外围接口设计,非常熟悉SATA
2018-04-08 10:31:31
哪位大神能够分享一下关于xilinx vivado 2013.4 的教程啊，小弟感激不敬！！！
2014-03-26 21:38:02
xilinx和altera区别分析1. 从好用来说，肯定是Xilinx的好用，不过Altera的便宜他们的特点，Xilinx的短线资源非常丰富，这样在实现的时候，布线的成功率很高，尤其是逻辑做得比较
2012-02-28 14:40:59
请问一下Xilinx公司发布的vivado具体的作用是什么，刚刚接触到，以前一直用quartus ii，没有使用过ise，后来今天听说了vivado，不知道是做什么用的，希望大家都能参与讨论中，谢谢。
2015-04-15 16:51:00
是XM104板SI5368（我配置了这个模块这样就产生了150 MHz）。根据我的应用程序，首先启动X0Y4，然后启动X0Y5。SATA协议是：1）HOST和DISK之间的OOB交换2）SPEED谈判
2020-06-18 08:17:13
有谁有看过谢中华编的《matlab统计分析与应用：40个案例分析》这本书啊？谢谢！
2013-02-26 15:00:42
我尝试在VC707中做一个关于Aurora接口的原型设计。我配置Aurora IP工作1通道单工模式，我计划将TX放在bank 119中，而将RX放在bank 118中。我按照Xilinx提供
2019-03-01 09:18:11
您好，我想下载Xilinx Vivado 2017.1但是，每次我收到以下错误：“由于您的帐户导出合规性验证失败，我们无法满足您的要求。”谁能帮我？提前致谢以上来自于谷歌翻译以下为原文Hello
2018-12-27 10:41:52
早安Xilinx Communitry，我有一个关于VIVADO IP中心设计流程的问题。设计针对Xilinx fpga的数字逻辑不仅仅有一种方法。您可以使用HLS和HDL进行设计。您可以使用纯
2019-03-29 09:14:55
我使用的是Xilinx的V5 FXT70T的开发板，用ISE生成的GTX，使用光纤模块实现在自发自收，但是在光纤模块（SFP）没有连接的情况下利用chipscope可以观察到有一路输出（与输入一致
2014-01-26 17:12:15
利用 IBERT 进行 GTX 信号眼图测试8.5.4.1 概述Vivado中提供了1种IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT我们可...
2021-07-20 07:28:23
和GTX收发器的动态重新配置端口属性，还包括通信逻辑，以允许设计在运行时通过JTAG进行访问。
IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT可以获取误码率
2023-06-21 11:23:12
，但现在有了Vivado，我没有看到这样的应用程序我希望Xilinx不要像许多其他应用程序那样放弃这个应用程序以上来自于谷歌翻译以下为原文Hello everyone Can I Install
2018-12-27 10:57:02
我需要设计一个Zynq（可能是Zynq-7030）主板，支持ARM处理器的SATA硬盘驱动器。我想知道是否可以用GTX收发器实现SATA控制器并将其连接到芯片中的AXI总线。是否有任何参考设计或评估板支持此功能？
2020-07-29 10:28:58
要求，需要按照可靠性工作要求开展各种各样的可靠性设计分析工作。其实，这些可靠性工作，目的解决产品可靠性工程问题，严格控制和降低产品质量风险。最近，看到有一个可靠性设计分析系统PosVim，功能还比较
2017-12-08 10:47:19
你好，xilinx工程师我在KC705板上通过4x_mode GTX发送和接收数据。速度为5Gbaud，时钟为125MHz。即使在近端环回模式下，数据也无法正常接收。有时会出现rxdisperr
2020-08-06 10:30:45
嗨，我使用的是virtex 6 XC6VLS240t FF1156 -1 borad（ML605）。我已经使用不同的gtx实现了Gen1和Gen2 sata。他们在船上工作正常。我结合了gen1
2020-06-19 13:34:36
`基于 FPAGxilinx vivado 仿真模式介绍本文介绍一下xilinx的开发软件 vivado 的仿真模式， vivado的仿真暂分为五种仿真模式。分别为：1. run
2018-01-24 11:06:12
，pin_to_pin兼容FPGAXC7K410T-2FFG900，支持8-Lane PCIe、64bit DDR3、四路SFP+连接器、四路SATA接口、内嵌16个高速串行收发器RocketIO GTX，软件
2015-01-28 15:48:55
基于KC705和hightech开发了SATAhost主控器；K7 GTX配置需要手动配置，vivado中没有参考配置需要用户参考ug476进行配置；经过长时间阅读ug476和多次上板测试已经成功将
2013-11-03 11:00:39
嗨，我正在使用Xilinx Vivado工具对带有MCS文件的Spansion配置闪存进行编程，并且需要以0x100（256）的偏移对其进行编程。我需要最初的256个字节来编程其他信息，并要求从地址
2020-06-09 10:28:14
你好！我试图在xc7k355t FPGA中实例化20个GTX收发器。所有20 GTX的核心配置都相同。在实施阶段发生以下错误：[放置30-640]放置检查：此设计需要比目标设备中更多
2020-08-20 13:39:54
大家好，我有Xilinx Virtex 5，ML 507板。（xc5vfx70t-ff1136-1）。板载有两个SATA主机连接器。我想制作能够连接到我的SATA HOST IP链路层的SATA主机
2019-09-20 11:02:01
嵌入式控制器的输入端口设计分析,不看肯定后悔
2021-05-31 06:19:13
xilinx.notification@entitlenow.com with the ‘get license’ links. The installation steps require Vivado Design Suite\Vivado
2018-12-19 11:21:19
您好，我一直在论坛和互联网上搜索，以及查看UG476，我还没有找到改变7系列GTX发射器（Kintex 7）线路速率的步骤已配置（不进行部分重新配置）。我找到的唯一指南是Virtex5 GTX
2020-07-27 10:28:44
嗨，我们有一个带有Artix FPGA的新PCB，我们无法对其进行配置。这应该是相对简单的，但我们无法让Done信号断言。这是基本的设置和信息： - Vivado 2014.4 - Atrix
2020-07-30 16:10:29
用用7系列fpga gtx ddr3实现sata通信的么？求一起交流。
2014-07-22 17:31:38
我在Digilent论坛上看到有关于学习Vivado软件菜单基础知识的Xilinx PDF，我在哪里可以找到PDF？此外，当我安装Vivado时，我安装了所有内容，我是初学者，如果我只是安装一个简单的Vivado菜单，那将是最好的，但我如何恢复它，这会以任何方式搞砸我的许可证？traymond
2020-04-30 09:32:35
在学校做毕业设计，被老板要求在Xilinx的FPGA上完成SATA的操作，急需SATA的HOST与DEVICE的IP核。由于可以使用部分项目经费，所以重金求购SATA IP核。在网上查了一下，有
2014-02-07 10:34:53
本帖最后由 scratdqy 于 2015-8-17 11:06 编辑
向各位大神求助GTX问题！！用xilinx的Vivado中的7 Series FPGAs Transceivers
2015-07-28 18:54:12
喜我为pcie gen1 ops配置了V6 gtx phy，并且运行良好。然而，我设置phy的方式是它使用板载100M osc。作为refclk，它使用这个100M clk进入fpga PLL来获得
2019-04-01 13:22:15
你好，我安装了Xilinx vivado 2015.2，我将开始为USRP x310编写计算引擎。为此，我需要一个完整的Xilinx设计许可证。首先，我想澄清一下本网站末尾发布的许可是否合适，因为我
2020-05-06 07:58:17
datasheetug476_7Series_Transceivers.pdfpage 20它绝对表明GTH支持SATA我捕获图如下：在xilinx datasheetpg168-gtwizard.pdfpage 9它绝对表明GTX支持SATA 3.0在xilinx
2020-07-26 17:41:45
你好，我正在使用以下工具：Vivado 2015.4questasim64_10.4c我用这个命令编译了模拟库：compile_simlib -directory C：/Xilinx/Vivado
2020-07-31 11:27:52
请问ThreadX原装任务统计分析功能怎么实现？
2021-11-30 07:23:28
亲关于如何使用GTX生成PIPE接口PCIE PHY的以下主题，有没有人有答案？https://forums.xilinx.com/t5/7-Series-FPGAs
2020-05-04 09:05:44
探讨了维修性设计分析的信息需求，建立了维修性设计分析的ER 模型，在此基础上重点讨论了PLM 平台下开展维修性设计分析活动的解决方案，主要包括四个方面：在PLM 平台下配置维
2010-01-15 15:51:48
16 器件定义
软件工具概述
选择配置模式
编程/配置选项
XILINX的通用配置/编程的装置
2010-06-22 16:24:0178 中国北京- All Programmable 技术和器件的全球领先企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天发布Vivado Design Suite2013.3版本
2013-10-29 10:29:49799 Xilinx发布Vivado Design Suite 2013.3版本，新增最新UltraFast设计方法及新一代即插即用IP和部分重配置功能，丰富设计流程，实现前所未有的IP易用性， 进一步提高设计生产力
2013-12-24 17:51:231193 本文转载自：coldnew's blog 在透过 Vivado 去建立新的项目的时候，开发板没有 Zybo Board 的选项可以选，我们就必须自己去设定关于 Zybo Board 的信息。幸好
2017-02-08 01:15:37363 Xilinx采用先进的 EDA 技术和方法，提供了全新的工具套件Vivado，面向未来“All-Programmable”器件。Vivado开发套件提供全新构建的SoC 增强型、以IP和系统为中心
2017-02-08 04:10:11457 很多客户用过ISE中的MB，最近大家都开始玩7系列和VIVADO，如果依然需要MB，如何配置冷启动呢？VIVADO和ISE在MB配置过程有一些区别的。 step如下： A. 使用SDK已经完成
2017-02-08 05:46:11382 
一年一度的 Club Vivado 用户群大会即将在全球 9 大城市举行。Xilinx 诚挚欢迎全球的 Vivado 用户参与到这一免费活动中。您将有机会与 1,000 多位设计工程师同行
2017-02-08 06:04:03204 很久没有更新vivado+zedboard系列的博客了。前面的十篇博客主要介绍了Xilinx vivado工具的使用流程，vivado+zedboard裸机开发的方法以及部分Xilinx官网的实例
2017-02-08 16:20:111058 无论此刻你是一个需要安装Xilinx Vivado工具链的入门菜鸟，还是已有license过期的Vivado老铁，今儿咱就借着这篇文章，把学习「Vivado如何获取License」这档子事儿给说通透咯~ 手把手教程，分三部分讲述。
2018-07-03 09:54:0058889 
有哪些？
哪些SATA驱动器可在 Xilinx Zynq UltraScale+ MPSoC 器件上测试以及能完成哪些类型的测试？
Xilinx 只能为列表中标示为“Xilinx 已测试和支持”的器件提供技术支持。
2018-06-30 17:56:003744 在使用高层次综合，创造高质量的RTL设计时，一个重要部分就是对C代码进行优化。Vivado Hls总是试图最小化loop和function的latency，为了实现这一点，它在loop
2017-11-16 14:44:583362 之前用serdes一直都是跑的比较低速的应用，3.125Gbps，按照官方文档一步一步来都没出过什么问题，这次想验证一下K7系列GTX最高线速8Gbps，看看xilinx的FPGA是不是如官方文档所说。
2018-03-26 14:40:0010190 时序分析在FPGA设计中是分析工程很重要的手段，时序分析的原理和相关的公式小编在这里不再介绍，这篇文章是小编在练习Vivado软件时序分析的笔记，小编这里使用的是18.1版本的Vivado。 这次
2019-09-15 16:38:005787 
了解Vivado设计套件中的一些广泛的设计分析功能，旨在识别可能影响性能的设计中的问题区域。
2018-11-27 07:10:004613 Xilinx GTX（12.5 Gb / s）收发器与SFP +和10G背板一起运行。
2018-11-30 06:36:009807 了解如何使用Vivado设计套件的电路板感知功能快速配置和实施针对Xilinx评估板的设计。
2018-11-26 06:03:003062 在Vivado Design Suite中，Vivado综合能够合成多种类型的属性。在大多数情况下，这些属性具有相同的语法和相同的行为。
2019-05-02 10:13:003750 从Vivado开始，配置GTX的时候，多了一个SATA协议支持，但有些小地方还需要自己另外设置。整理了一下，分享给大家。
2019-03-09 11:07:017525 
关于Vivado Dashboard的功能可阅读这篇文章（Vivado 2018.3这个Gadget你用了吗）Vivado 2019.1的Dashboard功能进一步增强。
2019-06-12 14:49:247677 
此次研讨会为该系列的第一期，旨在深入剖析 Vivado 高速时序收敛技术。另外我们还将总结高速设计面临的挑战，介绍设计分析、设计向导以及设计复杂性和拥塞的分析方法。
2019-07-31 17:54:282093 IBERT（集成误码率测试仪）是xilinx为7系列FPGA GTX收发器设计的，用于评估和监控GTX收发器。IBERT包括在FPGA逻辑中实现的模式生成器和检查器，以及对端口的访问和GTX收发器的动态重新配置端口属性，还包括通信逻辑，以允许设计在运行时通过JTAG进行访问。
2021-05-02 22:10:005587 
Xilinx_Vivado_zynq7000入门笔记说明。
2021-04-08 11:48:0270 ServeRAID MR SAS/SATA Controller WebBIOS CU配置方法。
2021-04-16 09:32:140 PCB可制造性设计分析软件
2021-06-18 11:25:460 华秋PCB免费设计分析软件
2021-07-16 17:00:230 xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH、GTZ四种串行高速收发器，可以支持多种协议如PCI Express，SATA，JESD204B等。
2022-03-01 17:17:203769 
以Xilinx Vivado设计套件中提供的FFT IP为例，简要说明如何进行FFT IP配置和设计。
2022-07-22 10:21:271755 LOCK_PINS 是 Xilinx Vivado 做物理约束的属性之一。用来将LUT的逻辑输入（I0,，I1，I2...）绑定到其物理输入pin上（A6，A5，A4...）。
2023-01-11 10:52:24768 今天推出Xilinx已发布的《Vivado使用误区与进阶》系列：用TCL定制Vivado设计实现流程。
2023-05-05 09:44:46674 
电子发烧友网站提供《为EBAZ4205创建Xilinx Vivado板文件.zip》资料免费下载
2023-06-16 11:41:021 在启动基于K26设计的扩展板时，遇到下列错误。检查硬件设计，SATA使用Lane 3，ref_clk2
2023-07-07 14:15:05905 Vivado IP核提供了强大的FIFO生成器，可以通过图形化配置快速生成FIFO IP核。
2023-08-07 15:36:281628 
本文介绍一个FPGA开源项目：基于IBERT的GTX数据传输测试。IBERT是指误码率测试，在Vivado软件中，IBERT 7 Series GTX IP核可用于对 Xilinx FPGA芯片
2023-08-31 11:45:301040 
电子发烧友网站提供《Vivado Design Suite用户指南:设计分析与收敛技巧.pdf》资料免费下载
2023-09-13 15:45:230
电子发烧友App
工商网监
湘ICP备 2023018690 号
评论