在LTE/LTE-A高速网络即将普及和4K视频浪潮的驱动下，业界都认为视频数据将会成为移动网络数据中最大的一个组成部分，如何解决高清视频数据的传输速率和功耗问题已成为越来越大的设计挑战。
2013-11-28 11:32:24
1198 构成的传输数据的通道， 一般由数据线、地址线、 控制线构成。 Xilinx从6系列的 FPGA 开始对 AXI 总线提供支持， 此时 AXI 已经发展到
2020-12-25 14:07:022957 
，MicroBlaze 应用程序）可能会发生冲突。在 IP 定制时，我们能够分配的空间需要注意。接下来创建一个以 Xilinx FPGA(S7-50 )为目标的小项目，项目主要演示AXI Virtual FIFO
2022-11-04 11:03:18
AXI-stream一般的数据传输过程如下： 1、首先slave将TREADY信号拉高，表示自己可以接收信号。 2、当master将TDATA，TKEEP，TUSER准备就绪之后，将TVALID拉高，传输开始
2021-01-08 16:52:32
下式排列，Table 1-5给出了用于传输视频模式0、1、2、3、12的两个像素的例子。像素数据被连续打包，像素之间没有任何填充。当N*DW不是8的倍数整数时，视频数据在msb上补零，如Figure
2022-11-14 15:15:13
我想知道AXI4流互连IP 2中True Round-Robin和Round-Robin仲裁方案之间的区别，特别是当所有从接口都不活动时。我已经参考了文档PG085，并提到“如果所有从接口都不活动
2020-05-20 14:51:06
，只不过是专门针对视频、图像等二维数据的。除了上面的还有一个AXI-CDMA IP核，这个是由PL完成的将数据从内存的一个位置搬移到另一个位置，无需CPU来插手。上面的IP是完成总线协议转换，如果需要
2022-04-08 10:45:31
我正在实施以下系统ChIP1（外设）最初广告数据，CHIP2（中央）扫描，当ChIP2遇到广告时，CHIP1发送扫描响应包并切换到扫描（Central），当ChIP2获得扫描响应包时，它切换到广告
2018-12-29 15:47:31
IP核均采用AXI总线接口，已经不再支持native接口。故做除法运算的重点从设计算法电路转变成了调用AXI总线IP核以及HDL中有符号数的表示问题，极大降低了开发难度。以下就上述两个方面进行探讨
2018-08-13 09:27:32
各位大神，求指导！小弟的项目是这样的，FPGA开发板对采集到的视频数据做图像处理，需要将处理后的视频数据，传输给ARM，然后让ARM通过以太网传输视频数据。小弟想知道，如何实现让FPGA开发板传输视频数据给ARM开发板？？？求指导!谢谢
2014-02-26 10:04:25
of Active Video）和“有效视频数据的结束”（End of Active Video）。SAA7113 对 SAV 和 EAV 数据格式的定义如表 7-1 所示。从表 7-1 中可以看到在完整的一帧图像
2018-12-11 09:47:09
需要实现两块FPGA之间的8位并行数据传输，用什么握手协议比较好呢？想请问一下各位的建议。这两块FPGA使用的时钟是36M的，同一个晶振产生。除了8位数据线外，两块FPGA之间还有10根可供使用的线。
2015-01-26 14:20:10
用的的是两块JZ2440的开发板，均与同一路由器相连，想通过网口通信在A板发布指令控制B板点灯，有人会吗？（PS：在网上找过一些网口通信的收发程序，但都是PC机与开发板之间的通信，有试过将它们交叉
2018-05-05 14:24:26
用两块DSP2812进行SPI通信遇到问题好久都不能解决。只是想让主机发送一组16位的数据在whili语句中发送给从机，从机收到数据后在数码管上显示。两块板子的地、时钟、SIMO连在一起。主机
2016-10-20 13:47:22
大家好，我在进行两块TMS320F28069之间的SPI通信， 中断机制。当主从的程序都只有RX和TX中断时， 主从收发都正确。但是，当程序中加入采样ADCINT1和EPWMINT1中断后， 丢失
2018-10-08 17:00:44
两块芯片的连接应该没有问题，SIMO、SOMI、SPICLK分别连上，从机的SPISTEA连到主机的控制GPIO口上，两块芯片也共地了，主机可以正常发送，从机无法接收，CCS在线调试时发现从机的SPI INT ENA位始终为0，SPIRXBUF中没有数据。
2018-10-30 09:56:37
（STM32F407，以太网控制器为DP83848）。两块板子与电脑利用以太网通信都没问题，但两块板子之间通信就走不通了（RJ45接口，绿灯不亮，应该是没有建立连接）。。。代码是直接用的例程的源码，只是将两块板子的IP和端口号改了下并对应起来了问下各位大神，是哪个地方出问题了吗？
2019-08-29 04:35:33
`江湖救急！小弟手里有两块贴片芯片 19CTKOK CD......(14个脚，O也有可能是D。省略号表示不知道是什么)，第二块芯片是NOOZ022（O可能是D），两块芯片的封装一样。如有知道者或能提供相关资料的人，小弟重谢！！！芯片的图片如下`
2013-06-07 14:42:04
` 视频监控/安防监控安全传输系统主要两部分组成。第一部分是部署在各视频接入点的终端防护设备；第二部分为部署在总部的视频仿真会议室的主站防护设备。通过这两种设备的部署，可在现有的公用网络环境下对视频
2018-12-10 11:37:55
。散热盘与芯片面的紧密接触得到低的结温（θjc）。为减少散热盘与芯片间的热阻，在两者之间使用高导热胶体。使得封装内热量更容易耗散。为更进一步改进散热性能，外部热沉可直接安装在散热盘上，以获得封装低的结温
2018-09-11 15:20:04
处理功能，并通过高速接口把视频数据传输给嵌入式微处理器，然后由嵌入式Linux系统完成网络传输功能。 目前DSP与微处理器之间的高速通信方式有以下几种：共享内存，此种技术对软硬件的设计要求都非常高
2018-11-26 11:12:49
HPM6750的AXI内存分为XRAM0和XRAM1两块，但在用户手册16章系统内存映射表上这两块SRAM的地址是连续的，请问这样设计是有什么特殊考虑吗，如果程序连续读写这一段内存空间，跨越两块AXI SRAM时会不会有问题出现
2023-05-26 06:44:46
将两块空硬盘合并为“一块”，挂载到指定目录下，达到在一个目录使用2块硬盘所有空间的效果。
2019-07-18 06:46:08
，是汽车、仪表、医疗设备等视频显示的理想方案。该芯片组不仅可以在两点之间传送视频信号，有时，人们还希望其同时传送音频信号。在本应用笔记中，我们将讨论如何利用视频信号的消隐期，通过控制信号通道将音频数据传送到显示器。我们还将解释怎样把数字音频数据转换成模拟音频信号，并给出了显示面板端扬声器驱动的系统结构。
2011-03-04 21:37:00
：（1）ACLK信号：总线时钟，上升沿有效；（2）ARESETN信号：总线复位，低电平有效（3）TREADY信号：从机告诉主机做好传输准备；（4）TDATA信号：数据，可选宽度
2018-01-08 15:44:39
1.AXI简要介绍
AXI全称(Advanced eXtensible Interface)，主要描述了主设备和从设备之间的数据传输方式。适合高带宽低延时设计，无需复杂的桥就能实现高频操作，能满足
2023-11-03 10:51:39
在fx3的固件中给出的slavefifo 是通过bulk传输的demo
我想进行视频数据流的传输的时候，请问如何修改可以达到同步传输的要求
我目前在固件里面只看到了bulk的方式，如果有同步传输的demo或者修改教程请不吝赐教
FX3中的ISO数据传输，这一部分的参考资料 可以从哪里获取呢？
2024-02-28 07:50:04
数据传输量，突发长度，延迟，和总线事务。它有助于用户在设计初期对AXI总线的瓶颈进行分析。 VARONIP包括可配置的主站或从站IP，提供可合成的FPGA IP。这使得将AXI总线作为硬件实现起来很容易
2020-11-02 16:54:39
AXI IP核，就必须先了解AXI接口。先介绍如下：1） AXI（Advanced eXtensibleInterface）协议主要描述了主设备（Master）和从设备（Slave）之间的数据传输方式
2016-12-16 11:00:37
申请理由：一直从事单片机的数据通信，想实现一次蓝牙的数据传输功能。项目描述：两块板实现数据传输。比如，A板采集芯片内部温度，通过蓝牙发送给B板，经B板串口发送给上位机。
2016-01-19 16:05:58
之间的数据传输方式，在该协议中，主设备和从设备之间通过握手信号建立连接。AXI协议是一种高性能、高带宽、低延迟的片内总线，具有如下特点：1、总线的地址/控制和数据通道是分离的；2、支持不对齐的数据传输
2020-10-22 15:16:34
描述了主设备和从设备之间的数据传输方式。在ZYNQ中继续使用，版本是AXI4，所以我们经常会看到AXI4.0，ZYNQ内部设备都有AXI接口。其实AXI就是ARM公司提出的AMBA（Advanced
2021-01-07 17:11:26
请问主板从PCI接口获取视频数据后如何才能将其播放出来呢？ 我的意思是采用PCI接口将外部视频数据传输给CPU板，硬件上就是CPU通过PCI桥外扩PCI设备。软件上是如何实现的呢？Windows下和VxWorks下的应用程序都是怎么做的？ 感谢您的回答！
2015-04-27 14:38:53
'axi_top_0 / axi_m2m_m0 /安装/ slave_fpga_gen.axi_chip2chip
2018-10-18 14:34:45
显示器或模拟显示器上显示。 图2 硬件构架框图 输出图像的分辨率要求FPGA与TMDS发送芯片之间传送数据的带宽在100M(像素/秒)以上，因此要求FPGA的速度足够快。同时由于FPGA与外围器件之间
2018-12-11 10:59:36
同一个Buffer，造成视频数据传输乱码。6.2 Video In to AXI4-Stream IP核本案例使用Video In to AXI4-Stream IP核将并行视频信号转换
2021-02-04 20:09:22
基于PCIe和V4L2的8通道视频采集&显示IPVideo Capture&Display IP for V4L2在主机端视频设备内核驱动V4L2 的控制和调度下，Video
2020-11-01 21:45:46
尝试使用两块ble-nano进行数据传输，8mhz的板子，最高波特率为34800，超过此波特率板子会烧。蓝牙连接步骤：1.电脑接从机，NL和CR模式，输入AT，得到ok，进入AT指令模式；2.输入
2022-03-02 06:53:59
你好，我的FPGA接收视频，视频格式是1080p@ 60fps，YYY2。这是使用“32位从FIFO同步”传输视频数据的唯一方法吗？32位数据格式是什么？（D:7:0]？D [15:8]？D [23∶16]？，D [31:24]？我不知道如何分配我的视频数据谢谢
2019-09-26 13:26:58
和 TDES960 解串器协同工作，通过单根超细线同时传输高分辨率视频、控制信号和电源。这些设备有助于在传感器和处理器之间建立链接，以聚合时钟、未压缩视频、控制、电源和通用输入/输出信号，如图 2
2021-09-07 11:25:18
1、两块fpga之间采用12根线连接，包括8根数据线，2根同步时钟线，2根使能信号线。2、每块fpga的引脚配置为[3:0]rxd（接受数据），rxc（接受时钟），rxen（接受使能信号），[3:0
2021-08-18 16:58:35
我差不多完全迷失了。我拥有数十年的数字电子经验，一些Virtex-5经验，以及几乎零FPGA时钟处理经验。我的一般经验告诉我，我想用PLL生成200MHz，从大概125MHz开始，但幸运
2020-06-18 15:31:21
嗨，我开始使用Vivado了。我正在尝试配置从Dram读取数据的自定义IP，处理它们然后将结果发送到Bram控制器。我想过使用AXI主接口制作自定义IP。但是，我不知道将AXI主信号连接到我的自定义逻辑，以便我可以从Dram读取数据并将结果发送到Bram。谢谢。
2020-05-14 06:41:47
嗨，我打算通过GPIO在2块FPGA板之间传输数据。为了传输数据，我知道我需要同步两块板。为了同步，我需要有一个共同的clk信号，如附图所示？PN
2020-06-03 13:24:44
本文针对视频数据流数据量大、实时性要求高的特点，采用流模式传输，将视频采集数据通过DMA从存储资源紧张的片内缓存区搬运至片外SDRAM帧缓冲区，实现图像的高速传输。
2021-06-08 06:05:11
，所以也就没有同时监测主机的接收buf，监视主机的接收buf与监视从机的方法是一样的。四、调试过程需要注意的问题1、两块板子一定要共地。2、两块板子的MOSI与MISO不需要交叉连接。
2020-06-01 08:00:00
如果FPGA有两块qspi flash并行烧录的功能，我在hardware manager里是否可以指定烧录哪一块flash呢？我想把我自己的数据烧录到第二块flash中，把bit流烧录到第一块
2023-04-18 19:45:55
你好，我正在尝试将Zynq UltraScale +模块连接到AXI互连模块，然后连接到一些AXI Chip2Chip模块。 Chip2Chip块的最大ID_WIDTH为12，但PS-> PL
2019-10-09 09:37:52
PCB 封装是我们电子设计图纸和实物之间的映射体，具有精准数据的要求。PCB封装要有5个内容：PCB焊盘，焊接器件用的。管脚序号，和原理图管脚一一对应。丝印，是实物本体的大小范围。阻焊，防绿油覆盖
2022-01-05 07:39:04
我在使用BF706进行开发，我想在代码中对芯片进行标识，方式是在代码中写入芯片的chip id，这样同样的代码烧到另一块板卡就可以不能运行，但在手册中没有发现chip id对应的是哪个寄存器（虽然手册中提到IDCODE 这个寄存器，但感觉这不是我想要的那个），哪位朋友知道的话帮忙回一下，
2023-11-29 06:23:36
你好，任何人：我现在用两块Kintex超大规模FPGA开发单板。我应该如何为两个FPGA供电？1）单一解决方案，一个DCDC稳压器供电两个FPGA的相同电源轨（如VCCINT）。2）单独解决方案
2019-04-03 15:26:53
各位大神，请你们给指导指导！小弟用两块mini板子，搞无线传输视频，结果传输和接受到的图像都不对，求指导？？？
2020-05-21 04:35:16
不做过多的讲解(小伙伴可以自行下载AMBA总线协议规范或者翻看网络上AXI4总线协议相关文章)。在SpinalHDL中，关于Axi4总线，包含了配置和实现两块内容，其内容均在
2022-08-02 14:28:46
，因为我知道所有AXI协议都有地址线。＃2。 AXI-4 Stream协议是否与AXI-4 64位协议不同，如果是，两者之间的主要区别是什么。谢谢
2020-04-28 10:00:42
两块相同的openharmony开发板之间可以通信传输数据吗？如果可以办法问对方是用什么实现呢？
2022-06-13 10:07:34
手里有两块蓝牙模块，怎么连接？需要一个设置为主，一个为从吗？然后再给主机输入AT指令吗？都要输什么指令啊？
2019-04-18 23:48:01
您好，我希望有人可以帮我确定我是否有可能做的事情。我在两块PCB上有两个Artix-7 FPGA（参见下面的简单草图;我将左侧FPGA称为“FPGA1”，将右侧FPGA称为“FPGA2”）。我将数据
2020-08-28 06:22:25
有两块母版为EVAL-ADF7XXXMB4Z，主芯片为ADF7023BC，请问如何进行两块模拟嵌套板之间的无线通信？小白一只 请指教
2019-01-22 12:40:24
已将2块WiFi模块分别连接上2块开发板，并透过AT指令配置，将RM04模块设为STA模式、ESP8266模块设为AP模式，想要在这两块开发板之间透过WiFi模块传输数据，并将开发板分别接上USART连上PC确认数据，请问原子哥，要如何做才能使WiFi模块传送或接收数据啊?!
2019-02-12 22:37:35
我有两块STM32F429的板子，已经调通了，怎么测试这两块板子之间以太网的通信速率或传输速度?
2020-03-18 02:26:09
芯片提供视频数据的模拟通道，共同汇集到DVI-I输出接口，传送到数字显示器或模拟显示器上显示。 图2 硬件构架框图 输出图像的分辨率要求FPGA与TMDS发送芯片之间传送数据的带宽在100M
2019-05-05 09:29:33
，由D/A芯片提供视频数据的模拟通道，共同汇集到DVI-I输出接口，传送到数字显示器或模拟显示器上显示。图2 硬件构架框图输出图像的分辨率要求FPGA与TMDS发送芯片之间传送数据的带宽在100M(像素
2019-04-23 07:00:10
接口，传送到数字显示器或模拟显示器上显示。图2 硬件构架框图输出图像的分辨率要求FPGA与TMDS发送芯片之间传送数据的带宽在100M(像素/秒)以上，因此要求FPGA的速度足够快。同时由于FPGA
2019-05-29 05:00:03
，共同汇集到DVI-I输出接口，传送到数字显示器或模拟显示器上显示。图2 硬件构架框图 输出图像的分辨率要求FPGA与TMDS发送芯片之间传送数据的带宽在100M(像素/秒)以上，因此要求FPGA的速度
2019-04-17 07:00:05
你好，我尝试使用FX3 DVK，以便将数字视频数据从连接到DVK的图像传感器发送到PC主机。视频数据需要按原样传输，我不想压缩它，也不想把它转换成特定的格式。我想把一个包含图像数据的缓冲区传送
2019-06-17 08:01:03
功能，并通过高速接口把视频数据传输给嵌入式微处理器，然后由嵌入式Linux系统完成网络传输功能。目前DSP与微处理器之间的高速通信方式有以下几种：共享内存，此种技术对软硬件的设计要求都非常高，同样效率也
2019-05-22 05:01:10
). Besides the CPU, the FPGA hosts an on-chip bus,bus controller, parallel port, RAM,video controller, and an externalSRAM contro
2009-07-27 17:37:39
97 研究基于RTP/RTCP协议的实时视频数据传输系统。对接收端视频切帧数据包的重组进行深入研究，并设计一种环形缓冲区来提高视频切帧数据包的重组效率，从而提高视频数据传输的实
2010-02-11 11:59:4326 在由ARM+DSP组成的嵌入式视频处理平台当中，需要将视频数据从DSP端发送给ARM处理器，以便ARM将视频数据传输到远端服务器进行处理。提供了一种ARM与DSP双核之间视频数据通信的解
2010-10-25 16:09:0638 什么是Chip
英文缩写: Chip
中文译名: 码片
分 类: 其它
解 释: 码片是扩频码分多址移动通信中数据
2010-02-22 17:19:462272 什么是cps (chip per second)
英文缩写: cps (chip per second)
中文译名: 码片速率单位，每秒码片
2010-02-22 17:23:291238 Xilinx的视频的IP CORE 一般都是 以 AXI4-Stream 接口。 先介绍一下， 这个IP的作用。 下面看一下这个IP 的接口： 所以要把标准的VESA信号 转为
2017-02-08 08:36:19531 
体制的。但当前一些专用网络中还大量保有传统的E1信道，为了使基于IP网络体制的视频设备能够充分利用传统的E1信道进行数据传输，设计了一种基于E1信道的视频数据传输系统。采用高性能通信媒体处理器Hi3520D．实现720P面质的视频实时编码，配
2017-11-15 11:21:4613 提出，该协议专门针对视频、音频、数组等数据在片内通信设计。利用IP核进行嵌入式系统开发具有简化设计、缩短开发周期等明显优势。
2017-11-17 08:58:014189 芯片，构建一个集成NiosII软核处理器、存储器、I／O接口、自定义外设的可编程片上系统系统（System On Programmable Chip，SOPC）。利用FPGA高速并行处理能力，可同时对多路视频数据进行视频解码，大大提高系统数据采集前端的处理能力。
2019-02-11 09:39:261639 
M_AXI接口对数据进行读取操作，此时设计一个基于AXI-Slave接口的IP进行数据传输操作就非常的方便。 封装的形式并不复杂，只是略微繁琐，接下来一步一步演示如何封装AXI_SLAVE接口IP
2020-10-30 12:32:373953 
1、两块fpga 之间采用12 根线连接，包括8 根数据线， 2 根同步时钟线， 2 根使能信号线。
2021-02-25 09:58:0044 两块fpga之间采用12根线连接，包括8根数据线，2根同步时钟线，2根使能信号线。
2021-04-27 09:35:1613 AXI4S携带实际的视频数据（无行场消隐），由主机和从机接口驱动，如Figure 1-1所示。
2022-11-14 09:15:25815 外部存储器接口（ EMIF ）通信常用于FPGA和DSP之间的数据传输，即将FPGA作为DSP的外部SRAM、或者协同处理器等。Xilinx提供了AXI-EMC IP核，将其挂载到AXI总线用于
2023-08-31 11:25:412357 
LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Stream IP接口，类似于LogiCORE IP AXI以太网内核，而无需使用完整的DMA解决方案。
2023-09-25 10:55:33497 
LogiCORE JTAG至AXI Master IP核是一个可定制的核，可生成AXIAXI总线可用于处理和驱动系统中FPGA内部的AXI信号。AXI总线接口协议可通过IP定制Vivado
2023-10-16 10:12:42410 
LogiCORE IP AXI 通用异步接收发送器 (UART) 16550 连接到高级微控制器总线架构 (AMBA) AXI，为异步串行数据传输提供控制器接口。该软 IP 核旨在通过 AXI4-Lite 接口进行连接。
2023-10-16 11:02:011762 
Xilinx LogiCORE IP视频定时控制器内核是一款通用视频定时生成器和检测器。该内核可通过完整的寄存器集进行高度编程，从而控制各种定时生成参数。这种可编程性与一组全面的中断位相结合，可轻松集成到处理器系统中，实现对模块的实时系统控制。视频定时控制器提供一个可选的AXI4-Lite兼容接口。
2023-10-16 11:06:40292 
AXI-Lite是AXI-Full的简化版，适合小批量的数据传输，常用来进行命令的传输，IP核的初始化等。 •AXI-Full则适用于大批量，高性能的数据传输。 AXI是一种用于传输数据的模块或总线，用
2023-10-31 15:37:08386 
电子发烧友App
工商网监
评论