，2GB的DDR3。 6、标准JTAG接口。 7、支持BPI模式快速加载。 基于赛灵思的V7 的FPGA开发的PCIe DMA IP支持8.0Gbps（Gen3）at x8,x4,x2和x1的硬核，包括
2016-03-11 10:57:58
目 录OVF402，OVF404，OVF406驱动器故障代码2OTIS电梯GECB板故障代码7奥的斯GEN2电梯故障代码说明10奥的斯TOEC-2000.300VF.3200 清除故障方法
2021-09-06 08:45:31
此参考系统在PCIe Gen2 x4 下实测双向收发速率 >1600MByte/s。 包含所有FPGA端源文件， PC端驱动和 C++/matlab/python 等参考代码。 欢迎
2015-12-21 23:50:35
PCIe Gen3 插槽中。此参考设计为用户提供了有用的指导准则，方便他们将 DS80PCI810 中继器整合到 PCIe Root Complex ASIC 和他们自己的插卡设计中。特性提供与主板
2022-09-21 07:43:27
你好！我在ZYNQ 7015里（或者7035）调用XDMA PCIE IP 从上位机HOST PC通过PCIE接口给ZYNQ的PS DDR发送数据（XDMA PCIE IP接到了PS的AXI HP
2019-11-21 10:35:01
嗨，我试图在Zynq 7015中使用GTX来制作一个简单的传输仅使用8B10B编码的serdes。我有Vivado 2014.4，我在PicoZed SOM上测试。我有一个200Mhz LVDS信号
2020-07-31 09:10:30
ZYNQ7045的PCIE电路设计，板卡使用插针式连接器，引出了PCIE信号，未使用金手指。为了插入机箱设计了扩展版，插座与插针对应，带有PCIE金手指。目前遇到的问题是，当板卡连接扩展板使用金手指
2023-05-16 11:07:40
目前，我在设计中想使用ZYNQ 7015系列的FPGA，利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多，我不知道应该如何将AD9683
2023-12-15 07:14:52
Xilinx很多开发板上的高速收发器都用到了SEMTEC公司的BullsEye连接器，我想知道这个连接器可以实现GTY收发器的25Gbps线速率吗？另外这个线缆在哪里可以买到？
2020-10-29 12:43:33
最快的收发器——总共36个收发器，其中24个工作在11.3 Gbps最低的系统功耗——0.95-V低内核电压同类最佳的信号完整性——具有管芯噪声滤除以及封装去耦合功能最快的存储器接口——1,067
2021-05-19 06:11:28
FMC154-基于FMC 八路SFP+万兆光纤子卡 一、板卡概述 本卡是一个FPGA夹层卡（FMC）模块，可提供高达8个SFP / SFP +模块接口，直接插入千兆位级收发器（MGT）的赛灵思
2021-12-29 17:29:51
高速收发器(SERDES)的运用范围十分广泛，包括通讯、计算机、工业和储存，以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速收发器的并行总线设计已无法满足现在的要求。将收发器整合在FPGA中，成为解决这一问题的选择办法。FPGA高速收发器设计时，我们需要注意哪些事项呢？
2019-08-07 06:26:42
描述OnSpeed Gen2 v2
2022-09-09 07:18:10
本帖最后由 qq2355239039 于 2020-6-6 15:11 编辑
PAN1020是一款集成了射频收发器和蓝牙低功耗基带处理器的BLE SoC收发器，可以用作应用程序处理器以及完全
2020-06-06 15:08:58
HI，我想知道PHY（Tx和Rx）和Gen2 2通道延迟的延迟。我在哪里可以找到它？谢谢，巧儿
2020-07-21 08:06:11
生态系统中的第一款宽带收发器，结合了射频前端和混合信号基带部分，还集成了频率合成器，并给处理器提供可配置的数字接口。通过数字接口可以灵活配置各通道的参数，包括频点、带宽、增益等参数，基于这些特性
2018-08-16 00:37:12
×2捷变收发器AD9363AD9363 RF收发器是针对各种低功耗无线应用而设计，比如毫微微蜂窝、DAS、无线视频传输。该无线电SoC覆盖325 MHz至3.8 GHz频率范围，具有200 kHz以下
2019-09-17 01:18:57
基础上对USB 3.1进行补充，保留USB 3.1（Gen2）物理层和编码技术，利用双通道技术，在使用经过SuperSpeed+认证的USB type-c数据线后可实现最高20Gbps的传输速率，而且
2019-06-24 05:00:54
USB3.1 Gen2的Tx测试相比于Gen1，测试内容和项目有哪些变化？
2015-06-03 15:00:10
USB3.1 Gen2相比于Gen1，Tx测试码型有什么变化？
2015-06-03 09:03:35
清楚。 USB 3.1（10Gbps）诞生之后，取了个新名字叫USB 3.1 Gen2，而原来的USB 3.0（Gbps）被改名为USB 3.1 Gen1。 USB 3.2（20Gbps）发布之后就彻底乱套
2020-09-03 17:24:39
BC1.2的话，可以通过Flash固件升级完成。Flash固件分为，高功耗固件与低功耗固件两种。VL822-QFN76：性能上和VL817-QFN76一样，但传输数据是(10Gbps)GEN2速率的一分四
2022-09-13 14:17:05
激活64位系统下vivado2015.4 srio gen2 v4.0，稳定可靠，不开放给学生及个人做学习研究，有意向获取的单位、公司或者项目产品人员，联系sell_ip@163.com
2017-09-16 20:52:02
SI53159-EVB，用于PoE无线接入点的100至210MHz时钟发生器评估板。 Si53159是一款九端口PCIe时钟缓冲器，符合PCIe Gen1，Gen2和Gen3标准
2020-08-27 12:20:38
管理系统；高密度片上UltraRAM静态存储器；单通道速率高达32Gbps的高速收发器；集成100GbE、PCIe Gen4、150Gbps Interlaken等I/O控制器；高性能UltraScale可编程逻辑。和Zynq-7000系列器件相比，加密、安全和电源管理都得到了显著增强。
2019-10-09 06:07:09
亲爱的社区，我开始设计和使用在使用ISE 14.5实现ip-core时提供的GTX收发器示例。我使用带有FM-S14适配器的Kintex Evalboard KC705（为我提供了4个额外的SFP
2020-07-15 09:10:15
嗨，我正在使用ISE。我想通过连接到IpSRIO gen2 v1.6的微型发送器来发送和接收数据包。我有一个AXI流接口（AXIS_M0＆amp; AXIS_S0）我的ublaze和压缩I / O在
2020-07-13 15:52:29
尝试使用 ST25RU3993 阅读器读取 gen2 标签时。读取 EPC 存储区中的地址 0x02 似乎有效，但用户区中超过 0x7F 的字地址给我一个错误（ERR_RXCOUNT）。我知道我
2022-12-06 06:35:51
我正在尝试使用Xaui协议的4.25Gbps和使用Zynq zc706板的PCIE。我遵循以下步骤1）生成7系列收发器向导（4.25Gbps，XAUI协议，8b / 10b编码器和解码器以及PCIe
2020-05-22 15:27:40
功能丰富的（PL）UltraScale架构在单个设备中。还包括片上存储器，多端口外部存储器接口和丰富的外围连接接口集，尤其是GTH 16.3 Gbps收发器，它具有支持PCIExpress®Gen
2020-09-03 16:07:35
1和gen2，因此它可以在gen1和gen2之间切换。要在gen1和gen2之间切换，我通过TXRATE和RXRATE端口配置了时钟分频器值。并通过DRP端口对TDCC值进行编程。切换完成后，我发出
2020-06-19 13:34:36
器件，已经被列在PCI-SIG集成商列表中。UltraScale系列器件通过16Gbps GTH SerDes收发器来支持PCIe Gen3，每个器件中集成了2到6个PCIe模块）`
2017-02-10 17:19:24
求助！各位大神，我想比较清楚的了解一下基于Type C接口的USB3.1 Gen2 U盘设计原理，如比较清晰的Block Diagram。求大神们支持 ！！
2017-08-27 09:43:37
，支持PCI Express Gen2（5Gbps/lane）； •支持64bit DDR3-1600，容量1GByte； •该FPGA内嵌16个高速串行收发器RocketIO GTX； •4个
2014-11-24 15:31:02
如何去设计SoC中的低功耗RF收发器？
2021-05-25 07:04:51
协商的速度重置事物。例如，如果设备支持GEN2，如果设备支持GEN2，则在GEN1完成的GEN2 phyob将在GEN 2成功进行协商，如果设备仅支持GEN1，则应在GEN1成功进行速度协商。在
2019-07-24 09:31:51
验证以下时钟策略的人是否可以对XC7A15T-2CPG236C有效？我是一名PCB设计师，尚未完全熟悉Xilinx工具套件。我正在提供一个带有相应ref时钟输入的5GHz收发器。在收发器模块之外
2020-05-11 09:06:46
我的设计需要一个带有 2 个 CAN 收发器和 2 个 EMAC 接口的 MCU。我发现SPC58系列也一样。但是网站上没有完整的零件号。请帮我找出正确的部件号，用于使用 2 个 CAN 收发器和 2 个 EMAC 进行设计。
2023-01-05 08:25:24
B连接器引出千兆网口、PCIe、HyperLink、EMIF16、USB、CAN、UART、GTX等通信接口。本文主要介绍DSP + ZYNQ基于SRIO的通信案例。案例源码、产品资料（用户手册
2021-03-16 17:53:53
求助FPGA高速串行收发器，输出12.5Gbps的信号要用什么电平输出28.5Gbps的信号要用什么电平？
2014-11-10 09:12:51
PCIE x4 Gen2 高速数据传输， 包括所有源代码，驱动和PC端程序
2021-06-23 09:38:33
PCIe Gen3 插槽中。此参考设计为用户提供了有用的指导准则，方便他们将 DS80PCI810 中继器整合到 PCIe Root Complex ASIC 和他们自己的插卡设计中。特性提供与主板
2015-05-08 11:31:58
SI52147-EVB，用于PoE无线接入点的时钟发生器评估板。 Si52147是一款符合PCIe Gen1，Gen2和Gen3标准的9端口PCIe时钟发生器
2020-08-27 14:27:11
赛灵思 Artix-7 FPGA 是业界唯一的在低端器件上整合了高速收发器的方案，该方案提供了自适应均衡、2D 眼图以及IBIS-AMI仿真模型来简化针对成本敏感型应用的高速串行设计，观看视频，4分钟教您搞定高速SerDes端口设计。
2016-07-27 17:29:59
本帖最后由 一只耳朵怪 于 2018-6-19 15:19 编辑
1.我在文档里看到GEN1 PCIE最高可配置2.5Gbps，GEN2 PCIE最高可配置为5.0Gbps，请问这里说的最高
2018-06-19 04:36:26
嗨，我已经实现了K7-410T的所有16个GTX收发器，实现了一组线速率为2.97Gbps的SMPTE SDI接口。在调试时，我发现RX15的接收质量很差。其BER太高，无法完成下游处理。有人可以给我一些指导来改善GTX收发器的RX功能吗？我应该调整一些关键参数吗？谢谢。
2020-08-12 06:01:35
HI，我的名字是Dasarath。我使用Spartan 6收发器作为我的SATA主机。该系列为XC6SLX75T FGG484，速度等级为-3。我使用coregen工具生成了Gen1和Gen2
2019-07-18 07:42:19
你好，这是背景。我使用的是Spartan 6，第一个主GTP收发器配置为PCIe端口。我想将另一半的磁贴用于完全独立的自定义SERDES（尽可能简单）到另一个Spartan 6.我有一个从GTP设置
2019-08-02 06:59:30
为6.25Gbps，MGTREFCLK1上的125MHz时钟，我正在查看近端环回结果：请注意，在这两个测试之间唯一的选项是环回模式，我在两种情况下都重置了发送器和接收器。从UG482第2章环回部
2019-05-05 14:30:48
内存终端和适用于 CAN 收发器的 5V 电源。LM3880 实现加电和断电排序。此设计经过针对汽车应用的测试和优化。主要特色为基于 Xilinx® Zynq® 7010 的 ADAS 系统提供所有电源
2018-11-19 15:00:01
：156MHzQSGMII参考serdes1的PLL1，将S1的PLL1写为0：100MHz SerDes2模块选择RCW为5559：（PCIEGen3不可用，Gen2速度为5Gbps）。PCIe.1，PCIe.2
2020-10-28 17:15:14
：156MHzQSGMII参考serdes1的PLL1，将S1的PLL1写为0：100MHzSerDes2模块选择RCW为5559：（PCIEGen3不可用，Gen2速度为5Gbps）。PCIe
2020-11-01 20:21:02
；支持PIO和DMA方式；Ø 多媒体接口：支持1个HDMI显示输出接口；最高支持1920x1080分辨率；支持热插拔；Ø PCIe主机接口：支持x8 PCIe gen2，线速率达到5Gbps；Ø SMA
2016-04-18 14:12:57
MAX3785 6.25Gbps, 1.8V PC Board Equalizer
MAX3785 Description
The MAX3785 6.25Gbps equalizer
2008-10-24 09:37:38
766 
IDT宣布推出PCI Express Gen2 系统互连交换解决方案
IDT® 公司宣布推出PCI Express® (PCIe®)Gen2 系统互连交换解决方案系列。该系列具有业界最先进的交换架构，支持
2010-02-11 09:44:27750 IDT推出Serial RapidIO Gen2系统建模工具
IDT公司(Integrated Device Technology, Inc.)宣布推出新的 Serial RapidIO® Gen2 系统建模工具。现在，无线基础设施、军
2010-03-23 12:05:231069 收发器的接口类型
收发器典型的接口类型有以太网接口，E1接口、串行接口（RS232）、SC/ST接
2010-01-08 14:15:111498 本文讨论利用带嵌入式SERDES收发器和CPRI链路IP内核的低成本FPGA，来实现电信
2010-10-09 16:48:051166 
28nm FPGA实现的28Gbps串行收发器(Serdes)竞争格局今天出现了戏剧性的变化，一直落在后头的赛灵思公司(Xilinx)突然高调宣布推出具有16个28G
2010-11-19 09:08:111035 易飞扬即日宣布40G QSFP GEN2光模块导入批量生产。与市场流行的40G QSFP通用光模块的主要差异是：GEN2光模块带有多通道光功率的DDM 实时监测功能。
2016-03-11 15:48:061343 端口，能够将 Zynq SoC 的很多可编程 I/O 引脚（包括所有 8 个 12.5 Gbps GTX 收发器端口）连接到 HPC FMC I/O 站点，以实现最大的接口灵活性。
2017-02-08 12:15:34109 使用这些收发器的常用的高速串行接口标准： •PCIe总线，版本1.1/2.0/3.0 •SFP+ (SFF-8431)电光信号转换接口 •10GBASE-R/KR接口 •Interlaken串行接口协议
2017-02-09 02:15:10296 还集成了 ARM 双核处理器和两个独立的 DDR3L 内存（适用于 PL 和 PS ）。 具有功能强大的 PCIe Gen2 ×8 接口、千兆位及双路快速以太网 PHY 、实时时钟以及大量的 I/O ，因此几乎没有什么该模块不能处理的。 了解更多 »
2017-02-09 08:07:11236 赛灵思Virtex UltraScale架构全可编程器件的很多特色中的一个是它具有20到60个可用的并且可配置的32.75Gbps GTY双向串行收发器。下面是一些能够匹配使用这些收发器的常用的高速串行接口标准：
2017-02-11 10:07:502793 
本文介绍一种使用Zynq SoC和赛灵思IP 核简化高速光学收发器模块热测试的方法。 随着数据中心内部光学收发器模块的传输速度提高到前所未有的高度，数据中心内每个机架的温度也在不断大幅上升。机架中有
2017-11-17 18:11:011482 Altera现在是Intel公司旗下的可编程解决方案事业部（PSG），今天发布能够让Stratix 10 FPGA和SoC支持高达56 Gbps数据速率的收发器技术。Altera今天演示了FPGA
2018-08-19 09:31:001194 Xilinx推出全球首款28nm FPGA，展示10Gbps SERDES功能
Xilinx在Kintex-7 K325T FPGA上展示了10Gbps收发器，这是有史以来第一款28nm FPGA。
2018-11-28 06:30:003785 了解设计人员在使用Zynq-7000 All Programmable SoC器件时可用的不同I / O，从标准I / O到串行收发器以及模拟输入。
2018-11-26 06:36:002547 ，支持 16 Gbps 高带宽，可用于下一代 Intel 和 AMD 平台。TE 新型 PCIe Gen 4 卡边缘连接器采用 1.00mm 间距，兼容各代 PCI Express 信号设计，同时支持
2019-11-20 16:12:101584 和AFCT-701SDZ 10 Gbs以太网SFP +收发器产品与具有自适应DFE的XilinxVirtex®-6FPGA 11.18 Gbps收发器的高速互操作性。 Xilinx产品：Virtex-6 HXT
2021-04-14 11:53:314122 
DRIVE SSD 1TB 内置了一个 PCIe Gen3 x4 固态硬盘，可提供 2000 MB/s 的读 / 写速度。这款移动的 SSD 的接口为 USB 3.2 Gen2 x2 ，理论带宽
2020-12-18 14:09:072953 奥德斯Gen2 Core电梯调试手册下载
2021-04-02 09:47:35
0 设计的带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器(基于嵌入式开发游戏项目)-在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。.rar
2021-07-30 16:48:419 USB-C 3.1 Gen2 10Gbps 速率的HUB芯片，创惟的GL3590可以做到2C2A 1C4A 等等。希望你如果用到这方面的资料，我能提供给你一点帮助。
2022-05-05 14:49:0937 VL822是USB 3.1 Gen2集线器控制器，它具有高度集成的、特定应用的设计。VL822具有1个上行端口和4个/2个下行端口，所有端口均支持10Gbps USB 3.1 Gen2操作。下行端口
2022-06-23 14:44:502900 
在PCIe模式中，PCLK是FPGA逻辑接口，用来同步并行接口数据传输。在Gen1应用中推荐的PCLK时钟为125MHz，在Gen2和Gen3中推荐的PCLK为250MHz。通常一个MMCME2_ADV通过参考输入时钟产生125MHz和250MHz时钟。
2022-07-05 10:08:172311 Cortex-A9 + PL端Artix-7架构28nm可编程逻辑资源、最大频率766MHz，支持6.25G的高速SerDes，可支持PCIe、SATA、SFP等。
2022-08-17 15:41:472594 
当地时间11月15-17日，美国夏威夷，高通将举办一年一度的骁龙技术峰会。按照惯例，骁龙8 Gen2将会正式登场。 这几年，骁龙旗舰平台的升级力度有些疲软，加之功耗发热问题，被很多网友斥为“挤牙膏
2022-10-10 18:23:405619 USB接口将统一以传输带宽命名，USB4 v2.0对应USB 80Gbps，USB4对应USB 40Gbps，USB 3.2 Gen2x2对应20Gbps，USB 3.2 Gen2对应USB 10Gbps，USB 3.2 Gen1对应USB 5Gbps……
2022-10-20 11:54:151172 架构28nm可编程逻辑资源，最大频率866MHz、Logic Cells 74K、DSP Slices 160、PCI Express® Gen2 x4、支持6.25G的高速SerDes。
2023-01-04 17:40:131 同时介绍一种采用光电集成技术的，即采用光SerDes而非电SerDes的高速收发器。
2023-04-01 09:28:581078 89EBP0604SB SATA 6.25Gbps Eval Board 手册
2023-04-17 19:29:410 89EBP0602Q SATA 6.25Gbps 评估板 手册
2023-04-17 20:07:250
正在加载...
电子发烧友App
工商网监
评论