电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>FPGA/ASIC技术>Vitis HLS工具在Standalone模式下调用Xilinx Vision Library L1 API例程

Vitis HLS工具在Standalone模式下调用Xilinx Vision Library L1 API例程

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论

查看更多

相关推荐

Vitis AI Library体验之OCR识别

Vitis AI Library是一组高层次库和 API,专为利用 DPU 高效执行 AI 推断而构建。它是基于 Vitis AI运行时利用 Vitis运行时统一 API 来构建的,能够为 XRT 提供完整支持。
2023-10-17 08:23:20520

Vitis怎么使用?

可以查看文档documentation,也可以加载例程点击 Documentation 将在浏览器窗口打开 GPIO 的 API 文档,里面有关于 GPIO 的详细信息点击 Import
2020-12-23 17:10:37

XILINX MPSOC系列FPGA视频教程

和AD7606驱动编写与测试27_DA9767驱动编写与测试第四部分 Vitis HLS开发(共13集)一、Vitis HLS入门1_初识Vitis hls2_优化方法(上)3_优化方法(下)4_初识
2022-07-21 10:34:51

Standalone模式下调用Xilinx Vision Library L1 API

Vitis Vision | 利用Vitis HLS tcl shell 一键跑通视觉加速例程
2021-01-26 06:52:58

FreeRTOS中如何调用API

1.最近的嵌入式工作中很多都是学习FreeRTOS系统,由于只是会对RTOS的接口进行调用,但是很多时候都是知其然而不知其所以然,所以现在对API进行总结。
2019-06-23 09:00:00

SDK中运行程序时能在StandAlone模式下使用多少内存?

SDK中运行程序时,我可以StandAlone模式下使用多少内存?(带有1G DDR的Zynq7030上)运行程序时独立模式需要多少内存?非常感谢。以上来自于谷歌翻译以下为原文When
2019-03-29 13:37:45

ultrascale+上利用VCU和DPU实现的智能零售系统

DPU推理代码编译好的文件tfssdtest.so已经demo/,可以跳过这一步,直接使用提供的文件。1.设置主机按照Xilinx/Vitis-AI-Library上的步骤操作2.交叉编译运行
2023-02-20 17:35:14

AMD-XilinxVitis-HLS编译指示小结

] = b[i] + c[i]; } 这段代码与下面的代码是等效的,vitis-hls会将这些语句并行执行: a[0] = b[0] + c[0]; a[1] = b[1] + c[1]; a[2
2023-12-31 21:20:08

ARM架构下的L1L2 cache结构有什么联系

以A15为例,假设L1 cache是2way 4set的 cache type,而L2 cache的空间会比L1大很多,那么L2 cache会是什么样的结构呢?是不是需要cache line的大小一样?或者需要与L1相对应吗,比如也是4set的?
2022-08-12 11:36:49

BOSE:借L1系列颠覆通用扩声市场

【作者】:杨兆清;【来源】:《电声技术》2010年02期【摘要】:<正>2010年1月8日,知名音响品牌BOSE中国推出L1 Compact音乐娱乐扩声系统。与传统
2010-04-23 11:15:00

FPGA高层次综合HLSVitis HLS知识库简析

1HLS最全知识库介绍高层次综合(High-level Synthesis)简称HLS,指的是将高层次语言描述的逻辑结构,自动转换成低抽象级语言描述的电路模型的过程。对于AMD Xilinx而言
2022-09-07 15:21:54

Vivado HLS视频库加速Zynq-7000 All Programmable SoC OpenCV应用

将Vivado HLS建立的加速器功能集成到Vivado IP集成器中。赛灵思Smarter Vision方案计算机视觉领域的应用立即观看视频回答问卷 参与抽奖观看视频并参与问卷调查的听众,将参加
2013-12-30 16:09:34

dsp support library API

本帖最后由 mr.pengyongche 于 2013-4-30 03:13 编辑 p support library API[url=www.7773.cc]
2012-12-01 18:44:03

labview wince下调用DLL 如何编译

labview wince下调用DLL 如何编译。
2011-11-08 13:33:51

vivado hls 写的IP核(某函数) 如何在 vivado 里面连接PS并且导出到Xilinx SDK调用,最后把值放到内存里面?(使用AXI?)

.但是我不知道用什么去连接.有大神知道如何连接的与导出硬件SDK,Xilinx SDK 里面调用的方法,可以指教一下,小弟谢过了.
2016-01-28 18:40:28

【KV260视觉入门套件试用体验】5、简单几步体验Vitis AI

和高层次 API 可实现自定义模型的极速部署l可配置的高效率 DPU 内核能够充分满足边缘及云端对吞吐量、时延和电源的不同需求关于该平台的详细介绍请参考:https://china.xilinx
2023-09-18 21:54:33

【KV260视觉入门套件试用体验】Vitis AI Library体验之OCR识别

速度、用户界面的友好性,产品的稳定性,易用性及可行性等。 一、Vitis AI Library Vitis AI Library是一组高层次库和 API,专为利用 DPU 高效执行 AI 推断而构建
2023-10-16 23:25:11

【KV260视觉入门套件试用体验】Vitis AI 初次体验

连接到处理器系统 (PS)。DPU 可由用户配置且包含多个参数,用户可通过指定这些参数来对 PL 资源进行最优化,或者也可以自定义启用的功能。 Vitis AI Library 是一组高层次库和 API
2023-09-10 13:15:24

【KV260视觉入门套件试用体验】Vitis AI 构建开发环境,并使用inspector检查模型

支持。需要做的不只是执行几条命令,还需要了解赛灵思硬件平台的特点,选择合适的模型和框架,使用 Vitis AI 提供的工具和库进行优化和编译,最后目标设备上运行您的 AI 应用。这个过程可能会遇到
2023-10-14 15:34:26

【KV260视觉入门套件试用体验】Vitis-AI加速的YOLOX视频目标检测示例体验和原理解析

会对关键源码进行解析。 一、Vitis AI Library简介 上一篇帖子中,我们了解了Vitis统一软件平台和Vitis AI,并体验了Vitis AI Runtime的Resnet50图像分类示例程
2023-10-06 23:32:47

【KV260视觉入门套件试用体验】KV260系列之Petalinux镜像+Resnet 50探索

自己下载的老虎照片并移除原本照片后 运行显示老虎识别的情况。 总结:vitis ai工具链十分完善,且ai model zoo中AMD优化过的模型非常多,即拿即用非常方便,不愧是号称1小时上手的开发板,但是具体定制性如何,部署自己的模型量化剪枝过程中有什么问题还,需要后续花时间摸索。
2023-10-16 04:22:23

【KV260视觉入门套件试用体验】五、VITis AI (人脸检测和人体检测)

一、DPU 镜像环境配置 官方镜像已经安装好了可以安装相关配置,示例来源Vitis AI Library用户指南3.0版本,首先需要安装DPU镜像。 1.1、克隆Vitis AI仓库 $ cd
2023-09-26 16:22:43

【KV260视觉入门套件试用体验】六、VITis AI车牌检测&车牌识别

model = argv[1]; return vitis::ai::main_for_jpeg_demo( argc, argv, [model] { return vitis::ai
2023-09-26 16:28:10

【KV260视觉入门套件试用体验】四、学习过程梳理&DPU镜像&Resnet50

=xilinx-kv260-dpu-v2022.2-v3.0.0.img.gz 镜像下载 Vitis AI Library 用户指南 镜像安装教程,软件开发教程。 五、DPU-ResNet50 实验 ResNet50模型以其深度和准确性,图像分类、物体
2023-09-26 15:21:02

【KV260视觉入门套件试用体验】基于Vitis AI的ADAS目标识别

。 三、ADAS目标识别 Vitis AI 提供L了许多实例,其中包括一个ADAS目标识别的demo,Vitis-AI/examples/vai_runtime/adas_detection中
2023-09-27 23:21:32

【KV260视觉入门套件试用体验】硬件加速之—使用PL加速矩阵乘法运算(Vitis HLS

四、硬件加速之—使用PL加速矩阵乘法运算(Vitis HLS) 前四期测评计划: 一、开箱报告,KV260通过网线共享PC网络 二、Zynq超强辅助-PYNQ配置,并使用XVC(Xilinx
2023-10-13 20:11:51

【KV260视觉入门套件试用体验】部署vitis-ai环境以及测试demo

/ug1354-xilinx-ai-sdk/%E4%B8%8B%E8%BD%BD-Vitis-AI-Library 安装->设置目标->步骤1:安装开发板镜像 开始下载镜像 进入到
2023-08-27 23:35:48

【KV260视觉入门套件试用体验】部署DPU镜像并运行Vitis AI图像分类示例程

DPU 编译和优化 ML 模型。 模型部署库和 API,用于从软件应用程序 DPU 引擎上集成和执行 ML 模型。 Vitis AI 解决方案的打包和交付方式如下: AMD 开放下载:集成 DPU
2023-09-10 23:01:02

【Z-turn Board试用体验】+ 基于Z-turn的图像边缘检测系统(三)

for Linux)库的API完成的。但是V4L2库操作繁琐,涉及到很多参数配置以及系统函数调用操作,对UNIX系统编程不是很了解的人难以操作。幸运的是OpenCV中提供了VideoCapture类来读取摄像头甚至
2015-07-07 20:41:34

【米尔FZ3深度学习计算卡试用体验】搭建Vitis Ai系统平台并测试

1 Vitis AiVitis™ AI 开发环境是 Xilinx 的开发平台,适用于 Xilinx 硬件平台(包括边缘器件和 Alveo 卡)上进行人工智能推断。它由优化的 IP、工具、库、模型
2020-12-03 19:22:13

使用Vitis HLS创建属于自己的IP相关资料分享

Xilinx而言,Vivado 2019.1之前(包括),HLS工具叫Vivado HLS,之后为了统一将HLS集成到Vitis里了,集成之后增加了一些功能,同时将这部分开源出来了。Vitis
2022-09-09 16:45:27

合成中的Vivado HLS中的Pragma错误怎么解决

模拟过程完成没有0错误,但在合成期间显示错误。我无法找到错误。我合成期间HLS工具中收到这样的错误“E中包含的文件:/thaus / fact_L / facoriall
2020-05-21 13:58:09

基于Kintex-7、Zynq-7045_7100开发板|FPGA的HLS案例开发

Vivado 2017.4、Xilinx VivadoHLS 2017.4、Xilinx SDK 2017.4。Xilinx Vivado HLS(High-Level Synthesis,高层次综合)工具支持
2021-02-19 18:36:48

如何使用API提交转码任务?

播放架构图如下所示:解析1.配置转码模板、水印模板、设置管道消息通知2.上传视频到OSS3.调用API,提交转码作业4.等待媒体转码完成,并发送完成消息到队列5.播放使用限制一个转码作业生成一个输出
2018-01-05 15:18:49

如何使用Xilinx工具进行自下而上的合成?

你好,我对Xilinx工具的自下而上合成流程有一些疑问。由于我对这个领域很新,所以我只知道ISE和XST。我的顶级设计中,我实例化了几个优化的多线程(不是库中的标准乘法器),但我不希望它们综合
2019-03-22 06:51:51

如何利用定时器使L1每秒闪烁

练习:利用定时器使L1每秒闪烁(亮0.5秒灭0.5秒),L8亮五秒灭五秒。关闭蜂鸣器。#include "reg52.h"***it L1 = P0^0;***it L
2022-01-12 07:22:47

如何在LabVIEW下调用DLL

问题之前,先推荐四篇文档,有长有短,但是都写得很细致:1) 如何通过调用库函数结点使用DLL——Configuring the Call Library Function Node to call a
2015-01-13 11:19:33

嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(3)

运算功能, 同时提供提高运算效率的方法。 4.1 HLS 工程说明(1) 时钟HLS 工程配置的时钟为 100MHz。如需修改时钟频率, 请打开 HLS 工程后点击 ,弹出的界面中
2023-08-24 14:52:17

嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(3)

, 同时提供提高运算效率的方法。4.1 HLS 工程说明(1) 时钟HLS 工程配置的时钟为 100MHz。如需修改时钟频率, 请打开 HLS 工程后点击 ,弹出的界面中的 Synthesis 栏目进行
2023-01-01 23:50:04

嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(4)

产品上市时间。 HLS 基本开发流程如下:(1) HLS 工程新建/工程导入(2) 编译与仿真(3) 综合(4) IP 核封装(5) IP 核测试测试板卡是基于创龙科技Xilinx Zynq-7000
2023-08-24 14:54:01

嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(4)

产品上市时间。HLS 基本开发流程如下:(1) HLS 工程新建/工程导入(2) 编译与仿真(3) 综合(4) IP 核封装(5) IP 核测试测试板卡是基于创龙科技Xilinx Zynq-7000系列
2023-01-01 23:46:20

嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(1

从 2022 年 11 日起,Vivado HLSVitis HLS 的导出 IP 命令将无法正常使用。原因 是 HLS 工具将 ip_version 设置为 YYMMDDHHMM 格式
2023-08-24 14:40:42

嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(1

Xilinx Vivado HLS (High-Level Synthesis,高层次综合) 工具支持将 C 、C++等语言转化成硬件描述语言,同时支持基于 OpenCL 等框架对 Xilinx
2023-01-01 23:52:54

嵌入式硬件开发学习教程——Xilinx Vivado HLS案例 (流程说明)

SDK 2017.4。Xilinx Vivado HLS(High-Level Synthesis,高层次综合)工具支持将C、C++等语言转化成硬件描述语言,同时支持基于OpenCL等框架
2021-11-11 09:38:32

嵌入式硬件开发学习教程——基于Zynq7010/7020系列 Xilinx-VivadoHLS案例(matrix_demo、matrix_demo)

SDK 2017.4。Xilinx Vivado HLS(High-Level Synthesis,高层次综合)工具支持将C、C++等语言转化成硬件描述语言,同时支持基于OpenCL等框架
2021-11-11 16:02:09

很赞的labview下调用地图

://url.elecfans.com/u/78643b3008labview下调用地图源代码,有地图,有三微,可以看到你家里哦,赶紧试试 不要错过了 觉得好就支持我@@@!!!!labview下调用地图源代码:[hide] [/hide]
2011-11-21 11:24:30

求Labview 下调用Fortran dll的详细教程

各位好,我现在用到LabVIEW下调用Fortran dll的问题,调用老是出问题,请问有用过的吗?能不能给个详细的教程
2014-09-28 16:52:20

请教关于C674x DSP L1 L2 及cache设置

目前从事DM8148平台的开发工作,想请教一个问题:通常情况下,数据从外存通过EDMA搬移到L2 cache,然后L1 cache 命中,供CPU访问,CPU处理完数据,通过EDMA 将处理
2018-07-24 06:57:47

请问可以使用API进入L2挂起模式吗?

方法”等于L1,其中启用了PHY。1 -如果PHY禁用,CPU如何从USB总线重新唤醒?2——是否可以使用API进入L2挂起模式?这对于节省一些MW和达到2.5mA的总悬浮电流是非常有用的。谢谢达克斯
2019-10-14 07:38:23

转:开始打怪——L1缓存

函数的功能就是使能L1-Cache。L1-Cache由两部分组成,L1 instruction cache与L1 data cache。可以看下面Cortex –M7的组成框图。
2016-08-12 11:55:36

L1

  L1可级联,信号限制器L1 信号限制器采用分立式混合设计,采用薄膜制造工艺以实现精确的性能和高可靠性。此设计使用肖特基桥式四极管和反并联二极管,可在宽带频率范围内提供一致
2023-04-19 16:54:48

Vision_Library_(VLIB)_Application Programming Interface User Guide

Vision_Library_(VLIB)_ApplicationProgrammingInterfaceUserGuide。
2016-05-10 16:31:070

关于ZYNQ HLS图像处理加速总结的分享

HLS工具 以个人的理解,xilinxHLS(高层次综合)定位于更方便的将复杂算法转化为硬件语言,通过添加某些配置条件HLS工具可以把可并行化的C/C++的代码转化为vhdl或verilog,相比于纯人工使用vhdl实现图像算法,该工具综合出的代码的硬件资源占用可能较多。
2019-10-12 17:34:001961

FPGA设计中的HLS 工具应用

HLS,高层综合)。这个工具直接使用C、C++或SystemC 开发的高层描述来综合数字硬件,这样就不再需要人工做出用于硬件的设计,像是VHDL 或Verilog 这样的文件,而是由HLS 工具来做这个事情。
2018-06-04 01:43:007171

XIlinx利用HLS进行加速设计进度

接着开始正文。据观察,HLS的发展呈现愈演愈烈的趋势,随着Xilinx Vivado HLS的推出,intel也快马加鞭的推出了其HLS工具HLS可以在一定程度上降低FPGA的入门门槛(不用编写
2019-07-31 09:45:176232

Xilinx全新开发工具Vitis里,如何配置BSP?

Xilinx为异构计算打造的全新开发工具Vitis里,BSP被包含在Platform工程里。双击Platform工程里里的platform.spr,等界面初始化完成后,点击右边的“Modify
2020-06-03 16:59:034874

如何在Vitis HLS中使用C语言代码创建AXI4-Lite接口

在本教程中,我们将来聊一聊有关如何在 Vitis HLS 中使用 AXI4-Lite 接口创建定制 IP 的基础知识。
2020-09-13 10:04:195961

Xilinx Vitis能创建的模板软件工程

、及内部管理用的CPU。Versal的软件开发工具Vitis。 下面是在Vitis里创建软件工程时可以看到的CPU清单。 每个CPU可以创建不同的软件工程。对于A72的Standalone
2020-11-12 12:06:141581

Vivado HLSVitis HLS 两者之间有什么区别

Vitis HLS下,一个Solution的Flow Target可以是Vivado IP Flow Target,也可以是VitisKernel Flow Target,如下图所示。前者最终导出来
2020-11-05 17:43:1637066

利用Vitis HLS tcl shell一键跑通视觉加速例程

  本文给想直接使用Vitis HLS 工具Standalone 模式下调用 Xilinx Vision Library L1 API 的小伙伴提供了一个非常容易上手的脚本文件。 在论坛上遇到
2020-12-29 11:12:193100

使用Vitis HLS工具Standalone模式下调用Xilinx Vision Library L1 API

必须在用户的环境中正确设置 LD_LIBRARY_PATH 动态库的搜索路径环境变量和OpenCV PATH 信息,此脚本和 Vitis Vision 示例设计才能正常工作。此外,OpenCV 的包含库和二进制文件的路径必须包含在系统的环境变量中。否则,将导致仿真期间库包含错误。
2021-01-14 10:19:552964

Vitis初探—1.将设计从SDSoC/Vivado HLS迁移到Vitis上的教程

本文介绍如何一步一步将设计从SDSoC/Vivado HLS迁移到Vitis平台。
2022-07-25 17:45:483058

第一个Xilinx Vitis IDE入门helloworld程序

第一个Xilinx Vitis IDE入门helloworld程序
2021-01-23 06:37:568

Vitis Vision | 利用Vitis HLS tcl shell 一键跑通视觉加速例程

在论坛上遇到在高层次综合工具调用视觉库遇到的大多数问题都和 opencv 库以及Xilinx Vision 库的安装路径有关,如今 Vitis HLS 2020.1 之后的版本都不再提供
2021-01-27 06:17:456

Vitis初探—1.将设计从SDSoC/Vivado HLS迁移到Vitis

本文介绍如何一步一步将设计从SDSoC/Vivado HLS迁移到Vitis平台。
2021-01-31 08:12:028

专业电路仿真工具Plexim-Plecs-Standalone-4.1.2

专业电路仿真工具Plexim-Plecs-Standalone-4.1.2
2021-07-16 09:59:52119

基于Vitis HLS的加速图像处理

Vitis Vision库是OpenCV和Vision功能的加速库,可在Vitis环境中使用,这些库的L1目录是示例设计。为了适应各种用户环境,从2020.1版本开始,Xilinx不再
2022-02-16 16:21:382016

Vitis HLS工具简介及设计流程

Vitis HLS 是一种高层次综合工具,支持将 C、C++ 和 OpenCL 函数硬连线到器件逻辑互连结构和 RAM/DSP 块上。Vitis HLS 可在Vitis 应用加速开发流程中实现硬件
2022-05-25 09:43:361930

Vitis HLS如何添加HLS导出的.xo文件

HLS导出的.xo文件如何导入到Vitis里面?需要把.xo文件解压,然后把文件夹导入到Vitis Kernel/src文件夹下吗?
2022-08-03 11:20:262662

使用网络实例比较FPGA RTL与HLS C/C++的区别

HLS的FPGA开发方法是只抽象出可以在C/C++环境中轻松表达的应用部分。通过使用Vivado(Xilinx)或Intel(Quartus)工具HLS工具流程基本上可用于任何BittWare板。
2022-08-02 09:18:321340

使用AXI4-Lite将Vitis HLS创建的IP连接到PS

在 AXI 基础第 6 讲 - Vitis HLS 中的 AXI4-Lite 简介中,使用 C 语言在 HLS 中创建包含 AXI4-Lite 接口的 IP。在本篇博文中,我们将学习如何导出 IP
2022-08-02 09:43:05579

开启无限可能的世界:Vitis HLS 前端现已全面开源

Vitis HLS 工具能够将 C++ 和 OpenCL™ 功能部署到器件的逻辑结构和 RAM/DSP 块上。
2022-08-02 09:38:48617

Vitis HLS前端现已全面开源

Vitis HLS 工具能够将 C++ 和 OpenCL 功能部署到器件的逻辑结构和 RAM/DSP 块上。在 GitHub 上提供 Vitis HLS 前端为研究人员、开发人员和编译器爱好者开启了无限可能的新世界,使他们可以利用 Vitis HLS 技术并根据其应用的特定需求进行修改。
2022-08-03 09:53:58712

Vitis HLS知识库总结

对于AMD Xilinx而言,Vivado 2019.1之前(包括),HLS工具叫Vivado HLS,之后为了统一将HLS集成到Vitis里了,集成之后增加了一些功能,同时将这部分开源出来了。Vitis HLSVitis AI重要组成部分,所以我们将重点介绍Vitis HLS
2022-09-02 09:06:232857

如何使用Vitis AI Library来安装、使用和开发应用

Vitis AI Library 是一组高层次库和 API,专为利用深度学习处理单元 (DPU) 来高效执行 AI 推断而构建。
2022-10-10 10:26:471354

理解Vitis HLS默认行为

相比于VivadoHLS,Vitis HLS更加智能化,这体现在Vitis HLS可以自动探测C/C++代码中可并行执行地部分而无需人工干预添加pragma。另一方面VitisHLS也会根据用户添加
2022-11-24 11:42:231284

HLS最全知识库

对于AMD Xilinx而言,Vivado 2019.1之前(包括),HLS工具叫Vivado HLS,之后为了统一将HLS集成到Vitis里了,集成之后增加了一些功能,同时将这部分开源出来了。Vitis HLSVitis AI重要组成部分,所以我们将重点介绍Vitis HLS
2023-01-15 11:27:491317

FPGA——HLS简介

HLS  (high-level synthesis)称为高级综合, 它的主要功能是用 C/C++为 FPGA开发 算法。这将提升FPGA 算法开发的生产力。    Xilinx 最新的HLS
2023-01-15 12:10:042968

带有PYNQ和Vitis HLS的SHA256加密加速器

电子发烧友网站提供《带有PYNQ和Vitis HLS的SHA256加密加速器.zip》资料免费下载
2023-02-09 10:32:492

AMD全新Vitis HLS资源现已推出

AMD Vitis HLS 工具允许用户通过将 C/C++ 函数综合成 RTL,轻松创建复杂的 FPGA 算法。Vitis HLS 工具与 Vivado Design Suite(用于综合、布置和布线)及 Vitis 统一软件平台(用于所有异构系统设计和应用)高度集成。
2023-04-23 10:41:01652

Xilinx KV260 Vitis-AI 1.4人脸检测

电子发烧友网站提供《Xilinx KV260 Vitis-AI 1.4人脸检测.zip》资料免费下载
2023-06-14 10:34:430

视觉L1重映射函数Zynq baremetal设计实例

这篇博客展示了在 AMD Zynq 设计中,如何用 Vitis Vision Library 中的函数(remap)导出一个 IP,并基于此 IP 构建一个的硬件平台(XSA),进而基于此平台来运行嵌入式应用。
2023-07-07 09:22:21353

视觉L1重映射函数Zynq baremetal设计实例

这篇博客展示了在 AMD Zynq 设计中,如何用 Vitis Vision Library 中的函数(remap)导出一个 IP,并基于此 IP 构建一个的硬件平台(XSA),进而基于此平台来运行嵌入式应用。
2023-07-07 10:13:25250

Vitis 库流程:视觉 L1 重映射函数 Zynq baremetal 设计实例

本文展示了在AMD Zynq设计中,如何用 Vitis Vision Library中的函数导出一个 IP
2023-07-13 17:05:40314

VVAS调用HLS生成的硬件加速器的主要流程

本文介绍VVAS框架所支持调用的H/W(HLS)内核
2023-07-14 15:55:24406

AMD Xilinx AC701单板运行IIC EEPROM例程

AMD Xilinx Vitis内部集成了各种外设的例程,为工程师提供了快速上手的代码
2023-07-10 17:03:27488

关于HLS IP无法编译解决方案

Xilinx平台的Vivado HLSVitis HLS 使用的 export_ip 命令会无法导出 IP
2023-07-07 14:14:57338

调用HLS的FFT库实现N点FFT

HLS中用C语言实现8192点FFT,经过测试,实验结果正确,但是时序约束不到100M的时钟,应该是设计上的延时之类的比较大,暂时放弃这个方案,调用HLS中自带的FFT库(hls:fft
2023-07-11 10:05:35580

使用VVAS调用HLS生成硬件加速器的主要流程

本篇博客介绍 VVAS 框架所支持调用的 H/W(HLS) 内核。 H/W 内核指的是使用 HLS 工具生成的在 FPGA 部分执行的硬件功能模块。
2023-08-04 11:00:43335

如何在Vitis HLS GUI中使用库函数?

VitisHLS 2023.1 支持新的 L1 库向导,本文将讲解如何下载 L1 库、查看所有可用功能以及如何在 Vitis HLS GUI 中使用库函数。
2023-08-16 10:26:16546

Vitis HLS:使用任务级并行性的高性能设计

电子发烧友网站提供《Vitis HLS:使用任务级并行性的高性能设计.pdf》资料免费下载
2023-09-13 17:21:040

Vitis AI RNN用户指南

Vitis AI 递归神经网络 (RNN) 工具Vitis™ AI 开发环境的一个子模块,专注于在 Xilinx® 硬件平台(包括 Alveo™ 加速器卡)上实现 RNN。这些工具由优化的 IP
2023-09-13 17:32:530

Vitis HLS移植指南

电子发烧友网站提供《Vitis HLS移植指南.pdf》资料免费下载
2023-09-13 09:21:120

研讨会:利用编译器指令提升AMD VitisHLS 设计性能

将 C/C++ 代码为 AMD 设备上可编程逻辑的 RTL 代码加速 IP 创建。 在 Vitis HLS 中,优化指令脱颖而出成为最强大的工具之一,使设计人员能够从相同底层 C 模型出发,探索各种架构
2023-12-05 09:10:14190

AMD Vitis™ Libraries Vision L3 Isppipeline U50流程示例

Vitis Vision 库是一组 90 多个内核,基于 OpenCV 计算机视觉库,针对 AMD FPGA、AMD AI Engine™ 和 AMD SoC 进行了优化。
2024-01-03 10:10:56259

已全部加载完成