1. 背景 这篇文章主要介绍了DDR3IP核的写实现。 2. 写命令和数据总线介绍 DDR3 SDRAM控制器IP核主要预留了两组总线，一组可以直接绑定到DDR3 SDRAM芯片端口，一组是留给
2020-12-31 11:17:02
5068 
和 x16 配置中均可提供高达 2133Mbps 的数据传输速率，并可与1.5V DDR3实现100%兼容。目前，华邦的 DRAM 产品布局包括1Gb-4Gb DDR3、128Mb-2Gb DDR
2022-04-20 16:04:032554 
DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory，双数据率同步动态随机存储器)通常被我们称为DDR，其中的“同步
2023-03-07 11:29:433207 
DDR内存1代已经淡出市场，直接学习DDR3 SDRAM感觉有点跳跃；如下是DDR1、DDR2以及DDR3之间的对比。
2023-04-04 17:08:472871 
Cyclone II FPGA入门开发板DK-CYCII-2C20N提供集成功能，使用户能够开发和测试从简单电路到各种多媒体项目的设计，无需实现复杂的应用编程接口（API），主机控制软件，或SRAM / SDRAM /闪存控制器
2020-06-18 09:33:25
DDR2 SDRAM、DDR SDRAM 和 QDR II SRAM。外部存储器件是各种图像处理、存储、通信以及通用嵌入式应用的一个重要的系统组件。1 Altera建议使用 Altera
2017-11-14 10:12:11
本帖最后由 mr.pengyongche 于 2013-4-30 02:58 编辑
Cyclone_II_EP2C20_原理
2012-08-11 09:25:37
512Mb的DDR SDRAM设计，在Altera公司的Quartus Ⅱ4.2环境中采用Cyclone系列的FP1C6Q240C6来实现，总共使用了729个逻辑单元，占FPGA可编程逻辑资源的12％，此外还
2018-12-18 10:17:15
DDR SDRAM内存发展历程
2021-01-06 06:04:22
DDR SDRAM访问特性DDR控制器效率对比
2021-02-04 07:14:23
DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之处?
2021-03-12 06:22:08
功率受信号线内阻影响大，是电压平方关系，所以要尽量减少内阻，比如使用电平面，多打孔，缩短走线距离，高压传输在终点用电阻分压出较低电压的信号等。SDRAM、DDR-I、DDR-II、 DDR-III信号
2010-03-18 15:33:07
SDRAM和DDR的具体区别是什么？
2021-06-18 07:58:51
更快、更大，每比特的功耗也更低，但是如何实现FPGA和DDR3 SDRAM DIMM条的接口设计呢？ 关键字：均衡（leveling）如果FPGA I/O结构中没有包含均衡功能，那么它与DDR
2019-04-22 07:00:08
是？A6.Quartus II v12.0 SP1Q7.Cyclone V Memory Controller的特性都有哪些？A7.1)最高支持400MHz硬核DDR3接口；2)最高支持300MHz软核DDR3接口；3
2014-12-04 16:11:21
最近在设计一个需要连接DDR2 SDRAM的FPGA小系统，由于是第一次在使用SDRAM，在硬件连接时就遇到一个很纠结的问题——引脚的连接。看了几种参考设计，发现有两种说法：1、DDR2的数据（DQ
2017-09-25 17:51:50
Cyclone III系列型号为EP3C16F484C6N的FPGA作为控制器，以Micron公司生产的型号为MT47H16M16BG-5E(16M×16bit)的DDR2 SDRAM为存储器。用一个IP核完成
2011-05-03 11:31:09
基于Cyclone系列芯片DDR实现
2012-08-17 11:22:34
基于Xilinx FPGA的DDR2 SDRAM存储器接口
2012-08-20 18:55:15
。本文结合笔者承担的T比特路由器项目,对其中的大容量高速DDR内存接口的设计实现进行了详细阐述。本文第2节对与DDR内存相关的知识做了简单的介绍，从总体上对DDR内存有个认识；第3节阐述了DDR内存接口
2019-04-12 07:00:09
均衡的定义和重要性是什么如何实现FPGA和DDR3 SDRAM DIMM条的接口设计？
2021-05-07 06:21:53
如何实现Reg istered SDRAM接口电路的设计？Reg istered SDRAM的工作原理是什么？Registered SDRAM接口电路的原理设计与布局布线规则是什么？
2021-04-12 07:10:21
嗨！我正在寻找Spartan-3A / 3ANFPGA入门KitBoard用户指南（UG334）。具体来说第13章：DDR2 SDRAM和我不明白如何使用DDR2 SDRAM，因为例如这个内存
2019-07-31 06:18:10
嗨， 我使用的是XC6SLX45设备，其中我接口DDR SDRAM。在上面的FPGA器件中包含4个Bank。其中每个bank包含3或4个VREF引脚。通常在DDR SDRAM连接中，我们必须
2019-05-31 09:57:19
本文概括阐述了DRAM 的概念，及介绍了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、LPDDR、GDDR。
2021-04-20 06:30:52
的时钟双沿读写嘛，速度这不就一下翻番了。很对，但是再往深入去，你思考过吗？难道DDR内部寻址时数据也是双沿读写么？非也DDR SDRAM外部的数据总线接口位宽，一般是8位或者16位。而它左边那个红圈里
2014-12-30 15:22:49
我需要在V7中实现与DDR3 SDRAM相同的功能和接口。这意味着命令/地址，读取数据和写入数据流的方向与MIG的方向不同。这可以实现吗？
2020-07-14 16:18:04
设计分配DDR2所在Bank的输出管脚时，建议采用Quartus II软件自动分配，这样才能更好地避免错误。图4 FPGA Output Pad此外，还要注意：• 在Cyclone III系列的FPGA
2019-05-31 05:00:05
基FPGA Cyclone II_EP2C5 EP2C8的频率计
基FPGA_Cyclone_II_EP2C5/EP2C8的频率计
功能描述：按４＊４键盘上的１，２，３．．．号按键可依次测出 25000000Hz ，12500000Hz ....的分
2008-11-30 12:17:01
87 【关键字】DDR，时序，建立时间，保持时间，眼图，逻辑分析仪，示波器【摘要】 DDR全名为Double Data Rate SDRAM ，简称为DDR。现在市场上的DDR已经发展到了DDR II，速度可以支持到667M
2008-12-13 20:15:0715 DDR SDRAM is a 2n prefetch architecture with two data transfers perclock cycle. In the 2n prefetch
2009-03-28 14:43:4756 in the Virtex™-II architecture make it the perfectchoice for implementing a controller of a Double Data Rate (DDR) SDRAM. The D
2009-05-14 10:48:4636 介绍基于现场可编程门阵列（FPGA），利用VHDL 语言设计实现MMC2107 与SDRAM 接口电路。文中包括MMC2107 组成结构、SDRAM 存储接口结构和SDRAM 控制状态机的设计。
2009-05-15 14:47:2924 ref ddr sdram verilog源代码
File/Directory Description
2009-06-14 08:48:0182 =============================================doc DDR SDRAM reference design documentationmodel Contains the vhdl SDRAM model
2009-06-14 08:49:2351 针对当今电子系统对高速大容量内存的需要，本文阐述了使用DDR 控制器IP 核来设计实现DDR内存接口的方法。该方法能使设计尽可能简单，让设计者更专注于关键逻辑设计，以便达到
2009-08-11 09:42:5120 DDR2 SDRAM控制器的设计与实现
本文介绍了&&," -&,+. 的基本特征!并给出了一种&&," -&,+. 控制器的设计方法!详述了其基本结构和设计思想!并使用+JC:8B 公
2010-02-09 14:57:5164 SDRAM与DDR布线指南:ecos应用是与硬件平台无关的，虽然开发板没有涉及到SDRAM和DDR，不过，在某些高端平台上使用ecos可能会遇到内存布线问题，为了完整叙述，这里一并给出说明。 很
2010-03-18 15:29:080 嵌入式测试和测量挑战目录引言3-4DRAM发展趋势 3DRAM4-6SDRAM 6-9DDR SDRAM6DDR2 SDRAM 7DDR3 SDRAM 8DDR4 SDRAM 9GDDR 和LPDDR 9DIMMs 9-13DIMM 物理尺寸 9DIMM
2010-06-30 09:28:0894 本文介绍了DDR3 SDRAM 的基本特点和主要操作时序,给出了一种基于ALTMEMPHY宏功能的DDR3 SDRAM控制器的设计方法。详述了控制器基本结构和设计思想,分析了各模块功能与设计注意事项,并
2010-07-30 17:13:5530 不只计算机存储器系统一直需要更大、更快、功率更低、物理尺寸更小的存储器，嵌入式系统应用也有类似的要求。本应用指南介绍了逻辑分析仪在检验DDR, DDR2 和DDR3 SDRAM 命令和
2010-08-06 08:29:4979 本文将介绍DDR SDRAM的一些概念和难点，主要结合上一篇SDRAM的介绍加以对比。同时着重讲解主流DDRII的技术。最后结合硬件设计提出一些参考。
DDR SDRAM全称为Double Dat
2010-08-30 16:26:16119 什么是DDR SDRAM内存
DDR是一种继SDRAM后产生的内存技术，DDR，英文原意为“DoubleDataRate”，顾名思义，就是双数据传输模式。之所以称其为“双”，也
2009-12-17 11:15:531646 什么是DDR2 SDRAM
DDR2的定义：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技
2009-12-17 11:17:59623 DDR SDRAM内存
DDR SDRAM是Double Dat
2009-12-17 16:20:33684 SDRAM 以其高速和大容量的优点获得了极大的应用，但是其接口与目前广泛应用的微处理器系统不兼容，介绍了用 VHDL 语言实现的SDRAM与RAM之间的接口控制电路，从而将SDRAM应用到微处理器
2011-06-01 15:29:1557 文中在介绍DDR2的工作原理的基础上，给出了一个用VHDL语言设计的DDR2 SDRAM控制器的方法，并且提出了一种在高速图像处理系统中DDR2 SDRAM的应用方案，同时在Virtex-5系列的FPGA上得到了实现
2011-07-23 10:03:165102 文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析，总结出一些控制器的关键技术特性，然后采用了自顶向下(TOP-IX)WN)的设计方法，用Verilog硬件描述语言实现控制器，
2011-09-01 16:36:29174 虽然目前SDRAM内存条价格已经接底线，内存开始向DDR和Rambus内存过渡。但是由于DDR内存是在SDRAM基础上发展起来的，所以详细了解SDRAM内存的接口和主板设计方法对于设计基于DDR内存的主
2012-01-05 16:21:11247 使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，
2013-01-08 18:15:50237 基于Xilinx的DDR2 SDRAM存储控制器的用户接口设计与仿真，本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速
2013-01-10 14:12:452990 DDR SDRAM 全称为Double Data Rate SDRAM，中文名为双倍数据流SDRAM。DDRSDRAM 在原有的SDRAM 的基础上改进而来。也正因为如此，DDR 能够凭借着转产成本优势来打败昔日的对手RDRAM，成为当今的主流
2013-09-13 15:17:30210 ddr2_sdram 操作时序，非常好的教程，可以充分了解DDR2
2015-10-28 11:07:3919 介绍在 Nios II 中利用 SDRAM 控制模块实现对 SDRAM 存储芯片——
K4M561633G 的读写，通过本章，你能学到
（1）SDRAM 控制模块的使用。
（2）在 Nios II 中读写 SDRAM 芯片。
2015-12-14 15:40:330 DB31 Altera Cyclone II F672 电路板设计
2016-02-17 14:30:070 Altera Cyclone II F672
2016-02-17 15:13:080 DDR_SDRAM介绍和时序图，DDR_SDRAM介绍和时序图
2016-02-23 11:58:386 Xilinx FPGA工程例子源码：DDR SDRAM控制器参考设计VHDL代码
2016-06-07 11:44:1419 Xilinx FPGA工程例子源码：DDR SDRAM控制器verilog代码
2016-06-07 14:13:4338 一种面向多核系统的DDR2SDRAM控制单元_章裕
2017-01-03 18:00:375 作者：Steve Leibson, 赛灵思战略营销与业务规划总监 Adrian Cosoroaba和Terry Magee在本月MemCon上给出了关于DDR4 SDRAM接口的详细展示，该演示
2017-02-08 14:03:01608 DDR2SDRAM控制器在机载显控系统中的应用_孙少伟
2017-03-19 11:26:541 开发板,Cyclone_II_EP2C20_原理图.part2
2017-03-19 11:45:2314 DDR2_DDR3_SDRAM，PCB布线规则指导
2017-10-31 10:06:4878 DDR3 SDRAM（Double Data Rate Three SDRAM）：为双信道三次同步动态随机存取内存。
DDR4 SDRAM（Double Data Rate Fourth
2017-11-17 13:15:4925152 为了满足高速图像数据采集系统中对高带宽和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的设计方法，提出了一种基于Verilog-HDL 语言的DDR3 SDRAM
2017-11-17 14:14:023290 
在高速信号处理系统中， 需要缓存高速、大量的数据， 存储器的选择与应用已成为系统实现的关键所在。DDR SDRAM是一种高速CMOS、动态随机访问存储器， 它采用双倍数据速率结构来完成高速操作
2018-07-20 18:38:0012744 
DRAM (动态随机访问存储器)对设计人员特别具有吸引力，因为它提供了广泛的性能，用于各种计算机和嵌入式系统的存储系统设计中。本文概括阐述了DRAM 的概念，及介绍了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、LPDDR、GDDR。
2018-06-07 22:10:0091644 2 协议，并遵从 JEDEC 标准 JESD79-2F （2009 年 11 月）的电气接口来实现对外部存储器总线接口的控制。组件包括带可配置选项的 DDR SDRAM 控制器内核及 DDR 物理接口。
2018-05-30 09:29:007 Cyclone 10 GX DDR3 示例设计的步骤
2018-06-20 00:12:005755 
实现数据的高速大容量存储是数据采集系统中的一项关键技术。本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序
2019-08-14 08:00:003401 
Xilinx Zynq-7000 SOC和7系列FPGA内存接口解决方案核心提供了到DDR3和DDR2 SDRAM、QDR II+SRAM、RLDRAM II/RLDRAM 3和LPDDR2 SDRAM的高性能连接。
2019-02-25 17:24:5517 继非常成功的第一代Cyclone®设备系列之后，Altera®Cyclone II FPGA将低成本的FPGA密度范围扩展到68416个逻辑元件（LES），并提供多达622个可用I/O管脚和多达
2019-03-25 08:00:0014 DDR2 设备概述：DDR2 SDRAM接口是源同步、支持双速率传输。比如DDR SDRAM ,使用SSTL 1.8V/IO电气标准，该电气标准具有较低的功耗。与TSOP比起来，DDR2 SDRAM的FBGA封装尺寸小得多。
2019-06-22 10:05:011793 
DDR5 是第五代 DDR SDRAM 的简称，DDR SDRAM 是英文 Double Data Rate SDRAM 的缩写，中文译为双倍速率 SDRAM，而 SDRAM 又是
2020-02-03 18:30:595439 DDR2 SDRAM采用双数据速率结构实现高速运行。双数据速率体系结构本质上是4n预取体系结构，其接口设计为在I/O球处每个时钟周期传输两个数据字。DDR2 SDRAM的单次读写操作有效地包括在内部
2020-05-21 08:00:001 DDR SDRAM是具有双倍数据传输率的SDRAM，其数据传输速度为系统时钟频率的两倍，由于速度增加，其传输性能优于传统的SDRAM。DDR SDRAM 在系统时钟的上升沿和下降沿都可以进行
2020-07-16 15:44:101938 SDRAM从发展至今历经了五代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM，SDRAM有一个同步
2020-07-24 14:25:27719 DDR SDRAM的原理及特点：DDR SDRAM不需要提高时钟频率就能加倍提高SDRAM的速度，因为它允许在时钟脉冲的上升沿和下降沿读写数据。至于地址和控制信号，还是跟传统的SDRAM一样，在时钟的上升沿进行传输。
2020-08-10 17:33:21603 
SDRAM从SDR到DDR再到DDR2一路走来，又都产生了什么样的变化，又都在哪些方面进行了改进，带来了速度性能的进一步提升呢？
2020-09-26 11:47:3410668 。SDRAM可称为SDRSDRAM。 DDR其实指的是DDRSDRAM，SDRAM及DDR主要差异有三点整理如下： SDRAM与DDR的主要差异
2021-02-22 15:35:483111 
本应用指南描述了在 Virtex™-4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。该实现运用了直接时钟控制技术来实现数据采集，并采用自动校准电路来调整数据线上的延迟。
2021-03-26 14:42:414 本文首先分析了DDR SDRAM的基本特征，并提出了相应的解决方案详细介绍了基于J EDEC DDR SDRAM规范的DDR SDRAM控制器设计方案。该控制器采用Verilog HDL硬件描述语言实现，并集成到高性能SoC中。
2021-03-28 10:57:2418 基于FPGA的DDR3SDRAM控制器设计及实现简介(arm嵌入式开发平台PB)-该文档为基于FPGA的DDR3SDRAM控制器设计及实现简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
2021-07-30 09:05:517 基于FPGA的DDR3SDRAM控制器设计及实现(嵌入式开发式入门)-该文档为基于FPGA的DDR3SDRAM控制器设计及实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
2021-07-30 13:07:0935 DDR2总线的仿真方法，基于Agree公司最新的网络处理器APP300和HY的
DDR2 SDRAM HY5PS121621。
2022-10-21 16:09:580 8Gb DDR4 SDRAM B裸片组织为128Mbit x 4 I/O x16banks或64Mbit x8 I/O x 16banks设备。此同步设备实现高达2666Mb/sec的高速双数
2022-12-05 11:54:2411 DDR3 SDRAM使用双倍数据速率架构来实现高速操作。双倍数据速率结构是一种8n预取架构，其接口经过设计，可在I/O引脚上每个时钟周期传输两个数据字。DDR3 SDRAM的单个读或写操作有效地包括
2023-02-06 10:12:003 DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory，双数据率同步动态随机存储器）通常被我们称为DDR
2023-03-07 11:33:571653 如何使用 QDR(TM) II SRAM 和 DDR II SRAM 用户手册
2023-04-27 20:25:406 SDRAM与DDR布线指南
2022-12-30 09:20:5010 JESD79-5B DDR5 SDRAM-2022 JEDEC
2023-12-25 09:51:552
电子发烧友App
工商网监
评论