。AXI4-Lite接口的特性如下： 1) 突发长度为1。 2) 所有访问数据的宽度和数据总线宽度相同。 3) 支持数据总线宽度为32位或64位。 4) 所有的访问相当于AWCACHE和ARCACHE
2020-09-27 11:33:02
8050 
AXI （Advanced eXtensible Interface） 本是由ARM公司提出的一种总线协议， Xilinx从 6 系列的 FPGA 开始对 AXI 总线提供支持，目前使用 AXI
2020-12-04 12:22:446179 
前面一节我们学会了创建基于AXI总线的IP，但是对于AXI协议各信号的时序还不太了解。这个实验就是通过SDK和Vivado联合调试观察AXI总线的信号。由于我们创建的接口是基于AXI_Lite协议
2020-12-23 15:32:372169 FPGA+ARM是ZYNQ的特点，那么PL部分怎么和ARM通信呢，依靠的就是AXI总线。这个实验是创建一个基于AXI总线的GPIO IP，利用PL的资源来扩充GPIO资源。通过这个实验迅速入门
2020-12-25 14:07:022957 
赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用。
2022-07-08 09:24:171280 MPSoC有六个PL侧高性能（HP）AXI主接口连接到PS侧的FPD（PL-FPD AXI Masters），可以访问PS侧的所有从设备。这些高带宽的接口主要用于访问DDR内存。有四个HP AXI
2022-07-22 09:25:242501 由于ZYNQ架构和常用接口IP核经常出现 AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。
2022-08-02 12:42:176661 首先我们看一下针对AXI接口的IP设计，在介绍之前我们先回顾一下AXI所具有的一些feature。
2024-02-20 17:12:56518 
各位大侠， 谁有AXI总线的手册呀？如果有中文学习记录+手册就更完美了。谢谢先
2014-08-05 12:28:25
AXI总线学习AXI协议的主要特征主要结构通道定义读写地址通道读数据通道写数据通道写操作回应信号接口和互联寄存器片基本传输Read burstOverlapping read burstWrite
2022-02-09 07:17:23
PL端的编写和使用，接下来是PS端的介绍AXI_Lite总线使用方法（上）pl端读写BRAM一、总览如图，main函数实现的功能主要是初始化中断，中断来自WRRD模块发送数据完毕，中断触发为上升沿。具体功能往下看。我们首先来看#define。不知道还有没有记得..
2022-01-10 08:00:55
1、AXI接口协议详解 AXI 总线 上面介绍了AMBA总线中的两种，下面看下我们的主角—AXI，在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线
2022-10-14 15:31:40
AXI 总线上面介绍了AMBA总线中的两种，下面看下我们的主角—AXI，在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线分别为：AXI
2022-04-08 10:45:31
本文介绍了AMBA3.0AXI的结构和特点，分析了新的AMBA3.0AXI协议相对于AMBA2.0的优点。它将革新未来高性能SOC总线互连技术，其特点使它更加适合未来的高性能、低延迟设计。最后介绍了基于AXI协议的设计实例，探讨了利用IP复用技术和DesginWareIP搭建基于AXI协议的SOC系统。
2023-09-20 08:30:25
AMBA_AXI总线详解
2014-04-18 11:48:28
ARM处理器中有些总线APB AHB AXI 3 AXI 4，他们的有什么不同，各自作用？
2023-10-24 07:16:36
Arm AMBA协议集中，axi如何避免deadlock的，其它总线例如PCI是怎么避免的？
2022-10-20 11:07:56
IP核均采用AXI总线接口，已经不再支持native接口。故做除法运算的重点从设计算法电路转变成了调用AXI总线IP核以及HDL中有符号数的表示问题，极大降低了开发难度。以下就上述两个方面进行探讨
2018-08-13 09:27:32
的理解：1）DMA连接到IP总线。2）OCRAM连接到AXI64总线。3) ITCM和DTCM连接到TCM接口。是否可以将 DMA 缓冲区放在 OCRAM 中，将任务的缓冲区放在 DTCM 或 ITCM
2023-04-04 07:09:50
SPI总线协议介绍（接口定义,传输时序）
2021-03-03 07:45:16
擦除闪存扇区时，我需要为外部看门狗提供服务。被擦除的扇区位于执行代码的同一闪存组中。在尝试从 RAM 跳跃和奔跑之前，我有几个问题。参考手册中哪里讨论了闪存失速？考虑到芯片架构，在进行扇区擦除时切换端口 G 上的引脚是否有任何问题？换句话说，AXI总线矩阵是否在闪存擦除期间停止？谢谢！
2022-12-12 06:52:59
，我注意到Vivado希望我为XADC AXI4Lite接口分配I / O引脚。它是否正确 ？我正在阅读PG091，我找不到任何建议自己实施XADC AXI4Lite I / O规划的部分。有人可以澄清
2018-11-01 16:07:36
本帖最后由 何立立 于 2018-1-9 15:03 编辑
ZYNQ 、AXI协议、PS与PL内部通信 三种AXI总线分别为：AXI4：（For high-performance
2018-01-08 15:44:39
1.AXI简要介绍
AXI全称(Advanced eXtensible Interface)，主要描述了主设备和从设备之间的数据传输方式。适合高带宽低延时设计，无需复杂的桥就能实现高频操作，能满足
2023-11-03 10:51:39
VARON是一款AXI性能分析工具。VARON帮助对AXI总线进行性能分析，该总线用于FPGA/ASIC设计的各个阶段，如架构、RTL设计、原型滤波网络等。 VARON捕获AXI总线信号和可视化
2020-11-02 16:54:39
[]合成了内存），输出端口合成为ap_fifo，这意味着，由于AXi4Lite不支持fifo结构，因此只能使用AXI4Stream接口/总线从输出端口result []读取数据。我也是这个嵌入式总线和接口
2019-02-28 13:47:30
请问在开源的E203的AXI总线支持burst传输吗？在sirv_gnrl_icb2axi.v模块中看到了
请问如何使用呢？相应的在NucleiStudio中的代码中需要做什么修改呢？有大佬指点一下想要使用AXI做burst传输具体需要做那些步骤呢？
2023-08-12 06:13:08
我必须为我的包含AXI总线的项目创建测试平台。我开始编写用于写入和读取的接口和事务。我阅读了以下博客：http：//blog.verificationgentleman.com/2016/08
2020-05-06 09:04:55
我有一个simpleregister读/写/重置测试接口代码（在VHDL中），我想与我的顶级处理系统7wrapper代码链接。我想使用AXI总线协议对寄存器进行读/写/复位。实际上，我的测试接口
2019-09-09 10:03:44
现在我要用block design搭建SOC，需要将总线转为AXI。按照论坛中的帖子，将e203_subsys_mems模块中的sirv_gnrl_icb2axi模块放到system层中，然后声明
2023-08-12 06:12:28
`1、在开发zynq工程时遇到多个axi_hp总线读写ddr时，总线锁死。现象就是axi_hp的wready信号一直为低。架构图： 2、应用write1、wrtie2、read1同时并行读写ddr3
2020-04-15 21:57:28
本指南介绍了高级微控制器总线体系结构（AMBA）AXI的主要功能。
该指南解释了帮助您实现AXI协议的关键概念和细节。
在本指南中，我们介绍：
•AMBA是什么。
•为什么AMBA在现代SoC设计中
2023-08-09 07:37:45
嗨，我将通过测试验证这一点，但我对AXI-Lite外设“寄存器写入”如何出现在AXI-Lite总线上有疑问。AXI标准表明数据和地址可以非常相互独立地出现，从灵活性的角度来看这是很好的，但是
2019-04-12 13:45:01
介绍参考文档《玩转Zynq-基础篇：AXI总线协议介绍.pdf》。3 AXI GP外设配置在zstar_ex53实例的基础上，需要对ZYNQ7Processing System（PS）配置页面做更改
2019-11-12 10:23:42
的逻辑设计。2 AXI总线协议介绍参考文档《玩转Zynq-基础篇：AXI总线协议介绍.pdf》。3Zynq PS的AXI HP配置在ZYNQ7 ProcessingSystem中，点击左侧Page
2019-11-26 09:47:20
不同通道使用情况下的数据吞吐量。大家可以在此基础上，更改不同的AXI HP总线时钟频率，以评估时钟频率对AXI HP总线的影响。2 AXI总线协议介绍参考文档《玩转Zynq-基础篇：AXI总线协议介绍
2019-11-28 10:11:38
`玩转Zynq连载3——AXI总线协议介绍1 更多资料共享 链接：https://share.weiyun.com/5s6bA0s 1 AXI协议简介AMBA AXI（Advanced
2019-05-06 16:55:32
无论是做SOC设计还是FPGA设计，AXI4总线是经常提及的。关于AXI4总线关于什么是AXI4总线的定义，网络上相关的文章不胜枚举，也是无论是做FPGA还是ASIC都是必须要了解和掌握的知识，这里
2022-08-02 14:28:46
最近做的东西涉及到将原有的DSP+FPGA架构的程序移植到ZYNQ-7系列FPGA上，请问如何将原DSP程序移植到ZYNQ-7的ARM上，可不可以做一个EMIF总线和AXI总线转换的模块呢？
2014-05-12 21:51:09
microblaze通过串口读写FPGA内部axi4总线上的寄存器
2020-12-23 06:16:11
本文将讨论AMBA的第三次修订版，该修订版向世界介绍了高级可扩展接口（AXI）协议。AXI协议最初是为高频系统而设计的，旨在满足各种组件的接口要求，同时允许灵活地互连这些组件。适用于高频，低延迟
2020-09-28 10:14:14
VMM验证方法在AXI总线系统中的实现:本文基于中科院计算所某项目实际工作，介绍如何利用高级验证语言、验证基本库、以及成熟的验证模型，快速建立可随机产生测试向量、向量场
2009-12-14 09:26:55
32 日前瑞思微电子正式宣布推出XSoC平台，该平台是一款基于AXI总线，扩展性很强的SoC平台。
2011-09-07 10:20:391140 
目的是利用嵌入在Xilinx FPGA中的MicroBlaze核实现基于AXI总线的双核嵌入式系统设计以及共享实现LED灯的时控.
2012-03-09 14:17:0191 AMBA AXI 总线学习笔记，非常详细的AXI总线操作说明
2015-11-11 16:49:3311 本节介绍的AXI是个什么东西呢，它其实不属于Zynq，不属于Xilinx，而是属于ARM。它是ARM最新的总线接口，以前叫做AMBA，从3.0以后就称为AXI了。 书上讲的AXI比较具体，本节呢不打算落入俗套，从应用角度解释AXI。
2018-07-13 07:08:0010226 
详细介绍AXI总线
2017-02-28 21:03:541 AXI总线的MicroBlaze双核SoPC系统设计
2017-10-31 08:54:448 基于AXI4Stream总线协议，在Xilinx公司提供的FPGA上实现了一个具有缺陷像素校正、色彩滤波阵列插值、图像降噪实时图像采集与显示功能的视频系统。AXI4Stream总线协议由ARM公司
2017-11-17 08:58:014189 这一节我们实现一个稍微复杂一点的功能——测量未知信号的频率，PS和PL通过AXI总线交互数据，实现我们希望的功能。
2018-12-08 11:00:301406 
由于ZYNQ架构和常用接口IP核经常出现 AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。
2019-05-12 09:10:3310860 
AXI总线是一种多通道传输总线，将地址、读数据、写数据、握手信号在不同的通道中发送，不同的访问之间顺序可以打乱，用BUSID来表示各个访问的归属。主设备在没有得到返回数据的情况下可发出多个读写操作。读回的数据顺序可以被打乱，同时还支持非对齐数据访问。
2019-12-19 10:02:055367 在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，但PS与PL之间的接口却只支持前两种，AXI-Stream只能在PL中实现，不能直接和PS相连，必须通过AXI
2020-09-24 09:50:304289 
新的赛灵思器件设计中不可或缺的一部分。充分了解其基础知识对于赛灵思器件的设计和调试都很有帮助。 本篇博文将介绍赛灵思器件上的 AXI3/AXI4 的相关基础知识。首先，我们将从一些通俗易懂的知识、理论
2020-09-27 11:06:455857 
互联结构包括直通模式、只转换模式、N-1互联模式、N-M互联模式。 1. 直通模式 当只有一个主设备和一个从设备使用AXI互联时，AXI互联不执行任何转换或流水线功能，AXI互联结构退化成直接
2020-11-16 17:39:243093 
XDMA是Xilinx封装好的PCIE DMA传输IP，可以很方便的把PCIE总线上的数据传输事务映射到AXI总线上面，实现上位机直接对AXI总线进行读写而对PCIE本身TLP的组包和解包无感。
2020-12-28 10:17:232692 不同类型的DMA GPIO PL general purpose AXI GP AXI utlilizing PS DMAC High performance w/DMA ACP w/DMA 几种
2020-10-09 18:05:576391 
，进入等待触发状态。 图4‑56 等待触发 单击 SDK 中的运行按钮后， VIVADO 中 HW_ILA2 窗口采集到波形输出，可以看到 AXI 总线的工作时序。 SDK中 mian.c 程
2020-10-30 17:10:222040 
ZYNQ中DMA与AXI4总线 为什么在ZYNQ中DMA和AXI联系这么密切？通过上面的介绍我们知道ZYNQ中基本是以AXI总线完成相关功能的： 图4‑34连接 PS 和 PL 的 AXI 互联
2020-11-02 11:27:513880 
在 AMBA 系列之 AXI 总线协议初探 中，了解到 AXI 总线交互分为 Master / Slave 两端，而且标准的 AXI 总线支持不同的位宽，既然是总线，那么必须要支持总线互联，多 Master，多 Slave的场景
2022-02-08 11:44:0212802 在介绍AXI之前，先简单说一下总线、接口以及协议的含义。总线、接口和协议，这三个词常常被联系在一起，但是我们心里要明白他们的区别。
2022-02-08 11:38:566550 
在介绍AXI之前，先简单说一下总线、接口以及协议的含义。总线、接口和协议，这三个词常常被联系在一起，但是我们心里要明白他们的区别。
2021-02-04 06:00:1510 在 AMBA 系列之 AXI 总线协议初探 中，了解到 AXI 总线交互分为 Master / Slave 两端，而且标准的 AXI 总线支持不同的位宽，既然是总线，那么必须要支持总线互联，多 Master，多 Slave的场景
2021-02-23 06:57:0045 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。
2021-03-17 21:40:2925 本文介绍了AMBA3。0AXI的结构和特点，分析了新的AMBA3。0AXI协议相对于AMBA2。0的优点。它将革新未来高性能SOC总线互连技术，其特点使它更加适合未来的高性能、低延迟设计。
2021-03-29 09:46:438 为实现片上系统不同P核之间的协议转换与高效通信，提出一种高效率PLB2AⅪI总线桥设计方案。利用PLB与AXI高性能总线的带宽优势，通过引入流水线传输和读写重叠传输机制，将PLB总线协议中的地址
2021-03-30 15:21:338 AXI是个什么东西呢，它其实不属于Zynq，不属于Xilinx，而是属于ARM。它是ARM最新的总线接口，以前叫做AMBA，从3.0以后就称为AXI了。
2021-04-09 17:10:104970 
本文介绍了AMBA 3.0 AXI的结构和特点，分析了新的AMBA 3.0 AXI协议相对于AMBA 2. 0的优点。它将革新未来高性能SOC总线互连技术，其特点使它更加适合未来的高性能、低延迟
2021-04-12 15:47:3928 学习内容 近期设计需要用到AXI总线的IP，所以就对应常用的IP进行简要的说明，本文主要对AXI互联IP进行介绍。 基础架构IP 基础的IP是用于帮助组装系统的构建块。基础架构IP往往是一个通用IP
2021-05-11 14:52:555612 
AXI总线学习AXI协议的主要特征主要结构通道定义读写地址通道读数据通道写数据通道写操作回应信号接口和互联寄存器片基本传输Read burstOverlapping read burstWrite
2021-12-05 16:21:035 uart2axi_master_intf程序源码：/**************************************************** Module Name
2021-12-28 20:04:4214 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文...
2022-02-07 11:36:334 AXI——Advanced eXtensible Interface，直译过来就是先进的可扩展接口，是由ARM公司提出的，是一种高性能、高带宽、低延迟的片内总线。FPGA工程师会发现其大量运用于FPGA设计中，Vivado中的接口类IP全部都配有AXI接口，可见其重要性。
2022-03-14 14:13:014699 本文主要介绍关于AXI4-Stream Video 协议和AXI_VDMA的IP核相关内容。为后文完成使用带有HDMI接口的显示器构建图像视频显示的测试工程做准备。
2022-07-03 16:11:056846 AXI4 是一种高性能memory-mapped总线，AXI4-Lite是一只简单的、低通量的memory-mapped 总线，而 AXI4-Stream 可以传输高速数据流。从字面意思去理解
2022-07-04 09:40:145818 关于AXI总线协议的一些简单知识，通过阅读Xilinx的使用指导手册（UG1037），结合正点原子的ZYNQ视频进行梳理总结。
2022-07-15 09:16:292230 本文主要介绍了AXI通道以及在每个通道下信号的概述。
2022-08-04 10:49:179635 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。
2022-08-29 14:58:441272 AXI (高性能扩展总线接口，Advanced eXtensible Interface)是ARM AMBA 单片机总线系列中的一个协议，是计划用于高性能、高主频的系统设计的。AXI协议是被优化
2022-10-10 09:22:228632 V1.0 ASB、APB是第一代AMBA协议的一部分。主要应用在低带宽的外设上，如UART、 I2C，它的架构不像AHB总线是多主设备的架构，APB总线的唯一主设备是APB桥（与AXI或APB相连），因此不需要仲裁一些Request/grant信号。
2023-04-14 10:54:542764 之前文章为大家介绍了AXI的协议与架构，本篇我们接着往下讲AXI的读写传输
内容概括
2023-05-04 14:41:271423 
AXI 规范描述了两个接口之间的点对点协议：manager and subordinate接口。
2023-05-05 11:42:40462 
在zynq开发过程中，AXI总线经常遇到，每次看到AXI总线相关的信号时都一头雾水，仔细研究一下，将信号分分类，发现其实也不难。
2023-05-25 11:22:54570 
AXI4协议是ARM的AMBA总线协议重要部分，ARM介绍AXI4总线协议是一种性能高，带宽高，延迟低的总线协议。
2023-06-19 11:17:422097 
最近需要用到AXI接口的模块，xilinx的IP核很多都用到了AXI总线进行数据和指令传输。如果有多个设备需要使用AXI协议对AXI接口的BRAM进行读写，总线之间该如何进行仲裁，通信？
2023-06-19 15:45:144243 
从 FPGA 应用角度看看 AMBA 总线中的 AXI4 总线。
2023-06-21 15:21:441729 
可以看到，在AXI到UART中，是通过寄存器和FIFO进行中介的。因为从AXI总线往里看，其控制的是就是地址上所映射的寄存器。
2023-06-27 10:12:532229 
本文开源一个FPGA项目：基于AXI总线的DDR3读写。之前的一篇文章介绍了DDR3简单用户接口的读写方式：《DDR3读写测试》，如果在某些项目中，我们需要把DDR挂载到AXI总线上，那就要通过MIG IP核提供的AXI接口来读写DDR。
2023-09-01 16:20:371896 
LogiCORE™IPAXI IIC总线接口连接到AMBA®AXI规范，提供低速、两线串行总线接口，可连接大量流行的设备。
2023-09-28 15:56:164484 LogiCORE JTAG至AXI Master IP核是一个可定制的核，可生成AXIAXI总线可用于处理和驱动系统中FPGA内部的AXI信号。AXI总线接口协议可通过IP定制Vivado
2023-10-16 10:12:42410 
以AXI4为例，有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有关IP核中，经常见到AXI总线接口，AXI总线又分为三种： •AXI-Lite，AXI-Full以及
2023-10-31 15:37:08386 
在介绍AXI之前，先简单说一下总线、 接口 以及协议的含义 总线、接口和协议，这三个词常常被联系在一起，但是我们心里要明白他们的区别。 总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般
2023-12-16 15:55:01248 本文主要集中在AMBA协议中的AXI4协议。之所以选择AXI4作为讲解，是因为这个协议在SoC、IC设计中应用比较广泛。
2024-01-17 12:21:22224 
电子发烧友App
工商网监
湘ICP备 2023018690 号
评论