汽车电子噪声的产生机理是什么？如何在EMC设计中消除噪声？

汽车电子处于一个充满噪声的环境，因此汽车电子必须具有优秀的电磁兼容（EMC）性能。而汽车电子的EMC设计中最主要的是微处理器的设计，作者将结合实际设计经验，分析噪声的产生机理并提出消除噪声的方法。

汽车电子常常工作环境很恶劣：环境温度范围为－40oC到125oC；振动和冲击经常发生；有很多噪声源，如刮水器电动机、燃油泵、火花点火线圈、空调起动器、交流发电机线缆连接的间歇切断，以及某些无线电子设备，如手机和寻呼机等。

汽车设计中一般都有一个高度集成的微控制器，该控制器用来完成大量的计算并实现有关车辆运行的控制，包括引擎管理和制动控制等。汽车电子设计不仅需要在这种噪声环境中实现对MCU的保护，同时也必须规范MCU模块设计，确保MCU模块发射的噪声满足相关的规范。

在概念上，电磁兼容性（EMC）包含系统本身对噪声的敏感性以及噪声发射两个部分。噪声可以通过电磁场的方式传播从而产生辐射干扰，也可以通过芯片上或者芯片外的寄生效应传导。

在大多数汽车控制系统设计中，EMC变得越来越重要。如果设计的系统不干扰其它系统，也不受其它系统发射影响，并且不会干扰系统自身，那么所设计的系统就是电磁兼容的。

在美国出售的任何电子设备和系统都必须符合联邦通讯委员会（FCC）制定的EMC标准，而美国主要的汽车制造商也都有自己的一套测试规范来制约其供应商。其它的汽车公司通常也都有各自的要求，如：

SAE J1113（汽车器件电磁敏感性测试程序）给出了汽车器件推荐的测试级别以及测试程序。

SAE J 1338则提供关于整个汽车电磁敏感性如何测试的相关信息。

SAE J1752/3和IEC 61967的第二和第四部分是专用于IC发射测试的两个标准。

欧洲也有自己的标准，欧盟EMC指导规范89/336/EEC于1996年开始生效，从此欧洲汽车工业引入了一个新的EMC指导标准（95/54/EEC）。

检查汽车对于电磁辐射的敏感性，应该确保整个汽车在20到1000MHz的90％带宽范围内参考电平限制在24V/米的均方根值以内，在整个带宽范围以内的均方根值在20V/米以内。在测试过程中要试验驾驶员对方向盘、制动以及引擎速度的直接控制，而且不允许产生可能导致路面上任何其他人混淆的异常，或者驾驶员对汽车直接控制的异常。

由于芯片几何尺寸不断减小，以及时钟速度的不断增加都会导致器件发射超过500MHz的时钟谐波，因此EMC设计非常重要。如摩托罗拉公司最新基于e500架构的微控制器MPC5500系列，该芯片采用0.1微米工艺技术，时钟频率为200MHz。

此外，产品成本的要求迫使生产商设计电路板时不使用地层并尽可能减少器件数量，汽车设计工程师将面对非常严格的设计约束挑战。设计的电子系统必须高度可靠，即使一百万辆汽车中有一辆存在一个简单的故障都是不允许的。没有考虑EMC设计而召回所有汽车的事实证明这种做法不仅损失巨大，而且影响汽车厂商的声誉。

在电磁兼容设计中，“受害方”的概念通常指那些由于设计缺乏EMC考虑而受到影响的部件。受害部件可能在基于MCU的PCB或者模块的内部，也可能是外部系统。通常的受害部件是汽车免持钥匙入车 （Keyless-Entry）模块中的宽带接收器或者是车库门开启装置接收器，由于接收到MCU发出的足够强的噪声，这些模块中的接收器会误认为接收到了一个遥控信号。

汽车收音机通常也是受害部件：MCU可能产生大量的FM波段谐波，严重降低声音质量。分布在汽车中的其它模块也可能受到类似的影响，基于MCU的模块产生的发射噪声经由线缆传播出去，如果MCU产生足够强的噪声对文本和语音进行干扰，那么无绳电话和寻呼机也容易受到干扰。

EMC设计

很多EMC设计技术都可以应用到电路板和SoC设计中。最具共性的部分就是传输线效应，以及布线和电源分布网络上的寄生电阻、电容和电感效应。当然，SoC设计中存在许多与芯片自身相关的技术，涉及基底材料、器件几何尺寸和封装等。

首先了解传输线效应。如果发送器和接收器之间存在阻抗不匹配，信号将产生反射并且导致电压振铃现象，因而降低噪声容限，增加信号串扰并通过容性耦合对外产生信号发射干扰。IC上的传输线尺寸通常非常小，因此不会发射噪声或者受到辐射噪声的影响，而电路板上的传输线尺寸通常比较大，容易产生这种问题，最常用的解决办法是使用串联终结器。

在SoC设计中，噪声主要通过寄生电阻和电容来传导，而不是以电磁场的方式辐射。CMOS芯片通过一种外延工艺实现极低电阻基底的方法来增强抗闭锁的能力，而基底的底侧为基底噪声提供了一种有效的传导路径，使得很难将噪声源同敏感节点在电气上分隔开来。

许多并行的p＋基底触点（contact）为阻性耦合噪声提供了一个低阻抗路径。在n阱和p沟道晶体管p基底的侧壁以及底部之间会形成寄生电容，因而产生容性耦合噪声，并且在n沟道晶体管的基底和源区之间形成pn结（见图1）。

单个pn结电容非常小，在一个VLSI的SoC设计中并行的电容总和通常是几个纳法，在连接到电源网络之前将源区和基底直接连接可以短路掉这个电容。这种技术还消除了进入基底的瞬时负电流而导致的体效应（body effect）。体效应会增加耗尽区，并导致晶体管的Vt变高。同样的技术也可以应用于n阱p沟道晶体管，以减小容性耦合噪声。

然而，包含层叠晶体管的数字电路或者模拟电路通常都需要隔离源区。在这种情况下，增加Vss到基底或者Vdd到基底的电容能够降低噪声瞬态值。对模拟电路设计来说，体效应通过改变偏置电流和信号带宽降低了电路性能，因此需要使用其它解决办法，如阱隔离。对数字电路，采用单一的阱最理想，可以降低芯片面积。通过认真的设计可以对体效应进行补偿。

基底噪声的另一个来源是碰撞离化（impact-ionization）电流，该噪声跟工艺技术有关，当NMOS晶体管达到夹断（pinch-off ）电压时就会出现这种情况。碰撞离化会在基底产生空穴电流（正的瞬间电流）。

通常，基底噪声的频率范围可能高达1GHz，因此必须考虑趋肤效应。趋肤效应是指导体上随着深度的增加感应系数增大，在导体的中心位置达到最大值。趋肤效应会导致片上信号的衰减以及信号在芯片p＋基底层的失真。为最大程度减小趋肤效应，要求基底厚度小于150微米，该尺寸远远小于某些基底允许的最小机械厚度，然而更薄的基底更易碎。

噪声源

微控制器内部存在四种主要的噪声源：内部总线和节点同步开关产生的电源和地线上的电流；输出管脚信号的变换；振荡器工作产生的噪声；开关电容负载产生的片上信号假象。

许多设计方法可以降低同步开关噪声（SSN）。穿透电流是SSN的一个主要来源，所有的时钟驱动器、总线驱动器以及输出管脚驱动器都可能受到这种效应的影响。这种效应发生在互补类型的反相器中，输出状态发生变化时p沟道晶体管和n沟道晶体管瞬间同时导通。确保在互补晶体管导通之前关断另一个晶体管就可以实现穿透电流最小，在大电流驱动器的设计中，这可能要求一个前置驱动器来控制该节点信号的转换率。

切断不需要使用模块的时钟也可以降低SSN。很明显，该技术同具体应用十分相关，应用该技术可以提高EMC性能。在类似摩托罗拉的MPC555和565这样高度集成的微控制器芯片中，所有芯片的外围模块都具有这样的功能。

SSN也会产生辐射干扰，瞬间的电源和地电流会通过器件管脚流向外部的去耦电容。如果该电路（包括邦定线、封装引线以及PCB线）形成的环路足够大，就会产生信号发射。而环路中的寄生电感会产生电压降，将进一步产生共模辐射干扰。

共模辐射电场E的强度由下面等式计算：

E = 1.26 x 10-6 Iw f l/d

E = 1.26 x 10-6 Iw f l/d

这里E的单位是伏特/米，Iw的单位是安培，f是单位为赫兹，l是路径长度，d是到该路径的距离，l和d的单位都是米。复杂设计中频率由特定的应用需求来确定，不可能降低，因此SoC设计工程师必须认真考虑如何通过降低Iw或l来降低电场强度。

处理好时钟域也能降低SSN。许多优秀的SoC设计都是同步电路，这样容易在时钟上下沿处产生很大的峰值电流。将时钟驱动器分布在整个芯片中，而不是采用一个大的驱动器，这样可以使瞬态电流分布开。另外一种可能的办法是确保时钟不互相重叠。当然必须小心避免由于时序不匹配而产生竞争。更重要的是，时钟信号应该在远离敏感的I/O逻辑信号，特别是模拟电路。

当前的复杂嵌入式MCU有许多输出信号，大多数输出信号都必须能够快速地响应电容负载。这些信号包括时钟、数据、地址和高频串行通信信号。对内部节点来说，穿透电流和容性负载都会产生噪声。应用同样的技术处理内部节点可以解决输出管脚驱动器电路噪声问题。另外，管脚上信号的快速变换会产生反射引起的输出信号线上的信号振铃和串扰。

将这种类型的噪声源减到最小有许多解决方案。输出驱动器可以设计成驱动强度可以控制，并且可以增加信号转换速率控制电路来限制di/dt。由于大多数器件测试设备同最终应用相比，测试节点电容更高，所以通常更愿意指定一个固定值来实现驱动强度的控制。例如，假定MPC5XX系列的MCU微控制器芯片的CLKOUT满驱动强度是一个90pF的负载，并且是专为测试目的而设定。除了因为时序而考虑满驱动强度外，最好使用降低的驱动强度。

上面介绍的技术对于降低噪声有积极的作用，由于瞬态电流包络延长，平均的电流实际上会增加。在芯片上实现一个LVDS物理层也可以减小由于输出管脚上大的瞬态电流产生的噪声，这种方式依靠差模电流源来驱动低阻抗的外部负载（图2）。电压的摆幅限制在±300mV范围内。

支持这种技术所需增加的管脚可以通过减少电源管脚来弥补，由于这种实现方式有效地降低了片上瞬态电流，因而输出驱动器通过电源基本上维持一个恒定的直流电流，而传统驱动器中的瞬态电流则会在电容性负载上产生大的电压摆幅。

在振荡器设计中有两个方面会影响到EMC：输入和输出信号波形的形状会产生影响；通过频率抖动来实现频谱展宽并降低其窄带功率的能力。

振荡器从本质上属于模拟电路，因而对工艺、温度、电压和负载效应比SoC中的数字电路更敏感。使用自动增益控制（AGC）电路形式的反馈来限制振荡器信号幅度可以消除大部分这些效应。AGC的另外一种替代实现就是双模式振荡器，可以在高电流模式和低电流模式之间切换。初始状态下，电源接通时使用高电流模式确保较短的启动时间，然后切换到低电流模式确保最小噪声。

在集成了作为振荡器电路一部分的锁相环的SoC设计中，可以利用频率抖动在很小的范围内改变时钟频率，这样随着频率在一个范围上展开，可以减少基本能量。整个系统设计必须仔细考虑确保这种改变的比率以及频率范围不会影响最终应用中关键器件的时序。而在类似CAN、异步SCI和定时的I/O功能等广泛应用于汽车的串行通信中不能采取该方式。芯片上的开关噪声表明其自身就是期望信号输出的一个阻尼振荡，这是电感与芯片上负载电容串联组合而产生的结果。对一个典型的片上总线来说，负载是一个连接到许多三态缓冲器的长的PCB布线，该负载的主体是电容，包括栅极，pn结以及互联电容。

消除电感或者降低di/dt可以减小或者消除噪声。只有当噪声幅度大到会引起连接节错误开关时，才需要认真考虑设计中的噪声问题。

降低对于外部噪声源的敏感性包括对外部器件以及内部设计的考虑。外部的瞬态电流会引起管脚上的两种情况：电压变化会导致容性耦合的电流进入器件；超出电源范围的电压最终会通过电阻路径将电流传导到器件中。

汽车电子设计中，通常用外部RC滤波器来限制瞬态电压摆幅和注入电流。必须小心，确保外部器件值考虑到漏电流效应，尤其是模拟输入时。值得注意的是，MCU和外围IC的I/O管脚通常多达200个，这种解决方案所需的额外成本和电路板空间使工程师在系统设计中不愿意采用。最好的解决办法是实现在芯片上的高度集成。

硬件和软件技术可以协同实现EMC性能要求。例如，许多MCU都具有在外部总线上输出内部访问的能力，通常情况下这些都是不可见的。这种方式对于调试非常有用，但是在一些设计不当的系统中可能会产生外部的总线竞争，从而使相关噪声增加。

在过去的工作中我曾遇到芯片上A/D变换器读取值不正确的类似问题，该问题看上去似乎噪声在某种程度上干扰了测量或者是变换。通过了解系统的硬件结构图，从表面上了解A/D变换器的输入部分似乎一切都很正常，但是我注意到外部的EPROM以某种方式实现解码，而这种解码方式在某些非常特殊的情况下可能会引起总线竞争，这种竞争不会影响程序的任何运行，但是会产生足够的噪声，因此会出现A/D变换偶然的错误。通过改变解码逻辑就迅速解决了这个问题。