100进制计数器

100进制计数器
一、 实验目的：
1、 熟悉MAX+PLUS环境的基本操作。
2、 掌握VHDL和原理图的设计输入方式。
3、 设计100进制计数器。
二、 实验要求：
1、 用两个十进制计数器完成100进制计数器。
2、 进行波形仿真。
3、 下载到EPS7128或FLEX10K10芯片中，观察计数情况。
三、 实验内容及原理
1、 打开MAX+plus II 10.2 ，点击建立新文件，选择Text Editor File，输入十进制计器的VHDL源文件，然后存为*.vhd文件，编译（File->project save &complile）后进行仿真(选建立波形文件MAX+plus II->wave Editor，选Node->Enter Nodes from SNF导入Node，设定自己要求的参数，保存后选择Simulatior->Start->Opern SCF)，观察波形是否符合要求。
2、 编定VHDL源文件时，以一个100HZ的脉冲为输入。
3、 再建立一个新文件，选择Graphic Editor File,双击空白处，将刚才的器件调出，进行10时制计数器的原理图设计。然后编译仿真，观察结果是否为100进制计数器。
4、 选择Floorplan Editor，进行引脚锁定。
5、 在实验箱上对照书上P315进行连线（《可编程逻辑器件与EDA技术》），注意应关闭实验箱开关。
6、 打开实验箱开关，选择MAX+plus II->program->program，软件会自动将编译后的目标文件下载到EPS7128芯片中。
7、 将100HZ的时钟源引入，观察现象。