实验四、MAX+PLUSⅡ的层次设计
一 实验目的
1进一步掌握MAX+PLUSⅡ的基本使用,包括设计的输入、编译和仿真。
2掌握MAX+PLUSⅡ的层次化设计方法。
二 实验设备与仪器
1 计算机
2 MAX+PLUSⅡ工具软件
三 实验内容
1 设计底层文件一个一位半加器。
2 设计顶层文件一个一位全加器。
3 设计顶层文件4位全加器。
4 设计文件的层次显示。
四 实验原理
计算机中数的操作都是以二进制进位的,最基本的运算就是加法运算。按照进位是否加入,加法器分为半加器和全加大路两种。计算机中的异或指令的功能就是求两个操作数各位的半加和。一位半加器有两个输入和输出,其电路原理如图4-1所示。
表4-1 半加器真值表
一 实验目的
1进一步掌握MAX+PLUSⅡ的基本使用,包括设计的输入、编译和仿真。
2掌握MAX+PLUSⅡ的层次化设计方法。
二 实验设备与仪器
1 计算机
2 MAX+PLUSⅡ工具软件
三 实验内容
1 设计底层文件一个一位半加器。
2 设计顶层文件一个一位全加器。
3 设计顶层文件4位全加器。
4 设计文件的层次显示。
四 实验原理
计算机中数的操作都是以二进制进位的,最基本的运算就是加法运算。按照进位是否加入,加法器分为半加器和全加大路两种。计算机中的异或指令的功能就是求两个操作数各位的半加和。一位半加器有两个输入和输出,其电路原理如图4-1所示。
表4-1 半加器真值表
输入 |
输出 | ||
Bi |
Hi |
Ci | |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
一个半加电路的真值表如表4-1所示,根据真值表可得到半加器的函数表达式:
一位全加器由2个半加器组成,其电路原理如图4-2所示。
顶层设计文件4位全加器右4个全加器组成,其电路原理如图4-3所示。
一位全加器由2个半加器组成,其电路原理如图4-2所示。
顶层设计文件4位全加器右4个全加器组成,其电路原理如图4-3所示。
五 实验步骤
1 设计底层文件,用图形输入法编辑一位半加器原理图,如图4-1所示。编辑完后,存盘并检查错误,最后进行编译、仿真并生成一个默认符号h_adder。
2 设计顶层文件1,用已经生成的半加器符号编辑一个全加器。如图4-2所示。编辑完后,存盘并检查错误,最后进行编译、仿真并生成一个默认符号f_adder。
3 设计顶层文件2,用已经生成的全加器符号编辑一个4位全加器。如图4-3所示。编辑完后,存盘并检查错误,最后进行编译、仿真并生成一个默认符号adder41。
4 在最顶层项目文件里打开层次显示窗口可观察adder41项目的层次结构。选择菜单命令MAX+PLUSⅡ/Hierarchy Display(层次显示)或单击 按钮,即打开层次显示窗口,显示出adder41的层次树结构,如图4-4所示。在层次结构图中,可以清楚的看到adder41文件中包涵了1个h_adder符号和3个f_adder符号。而一个f_adder文件中又包涵了2个h_adder符号。
1 设计底层文件,用图形输入法编辑一位半加器原理图,如图4-1所示。编辑完后,存盘并检查错误,最后进行编译、仿真并生成一个默认符号h_adder。
2 设计顶层文件1,用已经生成的半加器符号编辑一个全加器。如图4-2所示。编辑完后,存盘并检查错误,最后进行编译、仿真并生成一个默认符号f_adder。
3 设计顶层文件2,用已经生成的全加器符号编辑一个4位全加器。如图4-3所示。编辑完后,存盘并检查错误,最后进行编译、仿真并生成一个默认符号adder41。
4 在最顶层项目文件里打开层次显示窗口可观察adder41项目的层次结构。选择菜单命令MAX+PLUSⅡ/Hierarchy Display(层次显示)或单击 按钮,即打开层次显示窗口,显示出adder41的层次树结构,如图4-4所示。在层次结构图中,可以清楚的看到adder41文件中包涵了1个h_adder符号和3个f_adder符号。而一个f_adder文件中又包涵了2个h_adder符号。
图4-4 adder41的层次结构显示
六 记录实验结果并完成实验报告
1 记录并观察 一位半加器的编译和仿真结果。
2 记录并观察一位全加器的编译和仿真结果。
3 记录并观察4位全加器的编译和仿真结果。
4 打开层次显示窗口可观察adder41项目的层次结构。
1 记录并观察 一位半加器的编译和仿真结果。
2 记录并观察一位全加器的编译和仿真结果。
3 记录并观察4位全加器的编译和仿真结果。
4 打开层次显示窗口可观察adder41项目的层次结构。
评论
查看更多