仿真波形 - modelsim仿真详细过程（功能仿真与时序仿真）

　　8. 双击“Simulation 1”后进入仿真波形界面，在Object区域鼠标右键选择“Add → To Wave → Signals inRegion”，把待仿真的信号添加入Wave窗口。如图14所示：

　　

　　图14 待仿真的信号添加入Wave窗口

　　9. 接着我们把wave窗口中的两个信号量改成无符号数显示，方便我们观察，在load_din和dout上依次单击鼠标右键，按照图15的方法修改即可：

　　

　　ModelSim仿真入门：时序仿真

　　正如前面第二讲所述，时序仿真在实际应用中使用的并不多，但是为了保持仿真系列文档的完整性，我们还是把仿真的方法写出来。

　　时序仿真就要比第二讲的功能仿真步骤上要多一些，本讲以目前的QuartusII的12.0SP2版本和Cyclone IV的EP4CE6F17C8为例，讲解下时序仿真的方法和步骤。

　　时序仿真需要的文件总共有以下几种：

　　①综合后生成的网表文件“ * .vo ”（假如在Setting里面设置里输出语言为VHDL的话，则生成的网表文件为“ * .vho”）

　　②综合后生成的具有工程延时信息的文件“ * .sdo ”（VHDL语言亦为此）

　　③ Test Bench程序文件

　　④ Altera的元器件库

　　大致的过程就是先在Quartus II中生成网表文件和时延文件，然后调用ModelSim进行仿真，具体的时序仿真步骤如下：

　　1. 打开Quartus II软件，新建工程，再新建文件counter8.v，把上一讲中的counter8.v这个源文件复制到Quartus II的工程目录中，并添加该文件到工程中。接着，选择“Settings”→“EDA Tool Settings”，选择左栏的“Simulation”，设置情况如图1所示。

　　第一栏的“Tool name”选择ModelSim-Altera

　　第二栏的“Format for output netlist”选择自己熟悉的语言，VHDL或Verilog都可以，后面的“output directory”是选择输出的网表文件和延时信息文件的存放路径，一般选择默认即可，这样的话，将来编译成功后，会在Quartus II的工程文件夹（本例为counter8这个文件夹）下面生成一个simulation/modelsim的文件夹，里面存有将来要用到的.vo和.sdo这两个文件。

　　再往下，看到有“More EDA Netlist WritterSettings…”按钮，点击后进入设置画面，设置情况如图2所示。注意的地方就是Generatenetlist for functional simulation这一项后面是处于OFF的关闭状态，这样才能生成我们所要的时序仿真文件。

　　

　　图1 simulation的设置

　　

　　图2 More EDA Netlist WritterSettings的设置