实现数据转换器的接地并解开“AGND”和 “DGND”的谜团

目前的信号处理系统一般需要混合信号器件，例如模数转换器（ADC）、数模转换器（DAC）和快速数字信号处理器（DSP）。由于需要处理宽动态范围的模拟信号，因此拥有高性能ADC和DAC显得更加重要。在恶劣的数字环境内，能否保持宽动态范围和低噪声与采用良好的高速电路设计技术密切相关，包括适当的信号路由、去耦和接地。

过去，一般认为“高精度、低速”电路与所谓的“高速”电路有所不同。对于ADC和DAC，采样（或更新）频率一般用作区分速度标准。不过，以下两个示例显示，实际操作中，目前大多数信号处理IC真正实现了“高速”，因此必须作为此类器件来对待，才能保持高性能。DSP、ADC和DAC均是如此。

所有适合信号处理应用的采样ADC（内置采样保持电路的ADC）均采用具有快速上升和下降时间（一般为数纳秒）的高速时钟工作，即使吞吐量看似较低也必须视为高速器件。例如，中速12位逐次逼近型（SAR） ADC可采用10 MHz内部时钟工作，而采样速率仅为500 kSPS。

Σ-Δ型ADC具有高过采样比，因此还需要高速时钟。即使是高分辨率、所谓的“低频”Σ-Δ工业测量ADC（吞吐速率10 Hz至7.5 kHz）也采用5 MHz或更高时钟工作，并且提供高达24位的分辨率（例如ADI公司的AD77xx系列）。

更复杂的是，混合信号IC具有模拟和数字两种端口，因此如何使用适当的接地技术就更加茫然。此外，某些混合信号IC具有相对较低的数字电流，而另一些具有高数字电流。许多情况下，两种类型必须区分对待，才能实现最佳接地。

数字和模拟设计工程师倾向于从不同角度考察混合信号器件，本教程旨在确立适用于大多数混合信号器件的一般接地原则，而不必了解内部电路的具体细节。

接地层和电源层

保持低阻抗大面积接地层对目前所有的模拟和数字电路都很重要。接地层不仅用作去耦高频电流（源于快速数字逻辑）的低阻抗返回路径，还能将EMI/RFI辐射降至最低。由于接地层的屏蔽作用，电路受外部EMI/RFI的影响也会降低。

接地层还允许使用传输线路技术（微带线或带状线）传输高速数字或模拟信号，此类技术需要可控阻抗。

由于“母线（buss wire）”在大多数逻辑转换等效频率下具有阻抗，将其用作“地”完全不能接受。例如，#22标准导线具有约20 nH/英寸的电感。由逻辑信号产生的压摆率为10 mA/ns的瞬态电流，在此频率下流经1英寸该导线将形成200 mV的无用压降：

对于具有2 V峰峰值范围的信号，此压降会转化为约10%的误差（大约3.5位精度）。即使在全数字电路中，该误差也会大幅降低逻辑噪声裕量。

图1为数字返回电流调制模拟返回电流的典型情况（顶图）。接地返回导线电感和电阻由模拟和数字电路共享，这会造成相互影响，最终产生误差。一个可能的解决方案是让数字返回电流路径直接流向GND REF，如底图所示。这就是“星型”或单点接地系统的基本概念。在包含多个高频返回路径的系统中很难实现真正的单点接地，因为各返回电流导线的物理长度将引入寄生电阻和电感，所以获得低阻抗高频接地就很困难。实际操作中，电流回路必须由大面积接地层组成，以便实现高频电流下的低阻抗。如果无低阻抗接地层，则几乎不可能避免上述共享阻抗，特别是在高频下。

图1：流入模拟返回路径的数字电流产生误差电压