非 CMOS 兼容的 SiC 功率器件在体硅晶圆厂中的制造

碳化硅器件正在几个大容量功率应用中取代其现有的硅对应物。随着 SiC 市场份额的持续增长，该行业正在消除大规模商业化的最后一道障碍，包括高于 Si 器件的成本、相对缺乏晶圆平面度、存在基面位错、可靠性和耐用性问题以及需要对于熟练掌握 SiC 功率技术的劳动力，以跟上不断增长的需求。为了实现具有成本效益的 SiC 制造，需要高产量的制造工艺。在我的 PowerUP 演讲中，我将总结 SiC 制造技术的关键方面，并概述非 CMOS 兼容工艺，这些工艺已经过简化，可以在传统成熟的 Si 晶圆厂中大规模制造 SiC 器件。

碳化硅晶片

如今，SiC 晶圆占 SiC 器件总成本的 55% 至 70%，这是其独特复杂的制造细节的结果。传统的 SiC 衬底主要通过种子升华技术在约 2,500˚C 的温度下生长，这带来了工艺控制挑战。晶体膨胀是有限的，需要使用大的、高质量的晶种，升华生长速度可能相对较低，大约为 0.5-2 毫米/小时。位错通过晶锭传播并存在于器件晶片中。此外，与金刚石相当的 SiC 材料的硬度使得 SiC 衬底的锯切和抛光相对于 Si 而言速度较慢且成本较高。

制造 SiC 器件的外延层是通过化学气相沉积在 1,500°C 至 1,650°C 的水平或行星反应器中生长的。压力通常在 30 到 90 托之间，生长速率可高达 46 毫米/小时。外延生长在 4˚ 切边衬底上进行，以保持衬底的多型稳定性。外延的目标是尽量减少缺陷的产生，限制从衬底到外延的“性能退化”缺陷传播，并确保从衬底传播到外延的性能退化缺陷转化为良性缺陷。由于 SiC 晶圆中的缺陷限制了大面积器件的良率，并且许多器件在模块中并联以增加电流输出，因此非常需要紧密的外延掺杂和厚度均匀性，特别是随着晶圆尺寸的增加。

总体而言，SiC 晶圆的合成比硅更复杂、更慢。结果是更昂贵的晶圆和最终更高的设备成本。当今 SiC 行业发生的垂直整合的一个关键部分是确保内部衬底和外延晶圆的能力，以消除采购利润率。此外，破坏性 SiC 衬底形成、晶锭切割、锯切/抛光等的机会具有高回报，并且正在受到多家公司的追捧。

碳化硅器件制造

许多成熟的硅技术工艺已成功转移到 SiC。然而，SiC 材料特性需要优化特定工艺，包括晶圆减薄、蚀刻、热注入和退火，以及低电阻率欧姆接触形成。SiC 对化学溶剂是惰性的，只有干法蚀刻是可行的。此外，碳化硅的硬度导致光刻胶选择性低，碳化硅光刻图案化和蚀刻需要通常由金属或电介质组成的“硬”掩模。

由于 SiC 的高熔点和低掺杂剂在 SiC 内的扩散常数，传统的热扩散在掺杂 SiC 中是不现实的。加热离子注入通常用于 10 16 –10 20 cm –3的掺杂密度（较高的掺杂密度有助于形成欧姆接触），室温注入可以很好地用于低注入剂量（~10 15 cm –3）。氮/磷和铝分别是 n 型和 p 型 SiC 掺杂的优选杂质。离子注入后，进行 1,600°C 至 1,800°C 的退火，以恢复晶格损伤和高掺杂电激活。正如从它们的低扩散常数所预期的那样，在对 Al、P 和 N 进行退火之后，仍保留了注入时的深度分布。缺乏扩散使得在 SiC 中容易形成浅结而难以形成深结。在退火过程中，覆盖 SiC 晶片的保护盖层保护其表面免受由于 Si 脱附和表面原子迁移而导致的退化（图 1）。

图 1：“p+ 离子注入后”经过 1,650˚C 退火的 SiC 晶圆在存在碳保护盖层的情况下的扫描电子显微镜图像。获得了优异的表面形态和高器件良率。

SiC/金属势垒的高值导致金属接触整流，并且欧姆接触形成需要后金属沉积退火。通常，50 到 100 nm 的 Ni 层在晶圆上进行毯式沉积和图案化，以便在 n 型和 p 型掺杂区域上同时形成欧姆接触。镍图案晶片的高温退火产生用于低电阻欧姆接触形成的镍硅化物。

与 Si 晶片不同，SiC 晶片是透明的。这使得使用“硅”工具进行 CD-SEM 和计量测量变得复杂，因为焦平面是使用光学显微镜确定的。现在可以从多家供应商处获得特定于 SiC 的波长计量/检测工具。

另一个问题是与硅相比，碳化硅晶片相对缺乏平坦度，这会使光刻复杂化。此外，高温 SiC 加工会进一步降低晶圆的平整度，有时会导致晶圆无法使用。这对于 3.3-kV 器件制造中使用的厚外延晶片来说尤其成问题。正在努力生产更平坦的起始 SiC 晶圆，并尽量减少制造过程中的平坦度退化。

最后，不良的 SiC/SiO 2界面质量降低了反型层迁移率。因此，钝化技术，包括氮化物退火，被用来改善 SiC/SiO 2界面质量，类似于硅的情况。

碳化硅晶圆厂基础设施

设备制造商已经为多个 SiC 加工步骤开发了 IP，并在设计和加工方面展开了竞争。尽管 SiC 不完全兼容 CMOS，但 SiC 行业通过进行适应现有晶圆厂所需的相对较小的财务投资，充分利用了 Si 技术工艺和基础设施。如今，SiC 制造已经成熟，其晶圆厂基础设施与 Si 类似。集成 SiC 器件制造商与代工厂和无晶圆厂公司共存，设计公司提供可用于加速进入市场的专业知识和 IP（图 2）。

与硅一起在量产晶圆厂中制造 SiC 器件已成为利用硅制造规模经济的一种降低成本的模式。通过重新利用旧的、完全折旧的 150 毫米（很快为 200 毫米）硅晶圆厂，可以用支持独特 SiC 加工步骤所需的相对较小的投资来制造 SiC 功率器件。通过利用成熟的硅量产来最小化制造成本假设晶圆厂的负载接近产能，标准硅和碳化硅工艺在同一条生产线上运行。

此外，汇总批量晶圆厂对 SiC 衬底和外延层的需求有助于降低材料成本。完全折旧的 Si + SiC “容量负载”晶圆厂的制造成本降低，再加上材料成本的降低，可以显着降低 SiC 器件的价格。这种方法为过时的硅晶圆厂提供了一个新的机会，这些晶圆厂没有跟上过去 20 年沟道长度缩短的步伐，可以继续制造传统的硅部件，同时增加需要相对适中的 ~0.3-µ 设计规则的 SiC 制造。

图 2：美国 SiC 晶圆厂基础设施与 Si 类似。它由集成设备制造商、代工厂、无晶圆厂公司和设计公司组成。

概括

SiC 引人注目的效率和系统优势正在被广泛采用，从而实现制造规模经济并降低系统成本。与 Si 相比，晶圆在 SiC 器件总成本中所占的比例过高。碳化硅制造成熟，包括非 CMOS 兼容工艺。

参考

PowerUP 虚拟会议（2022 年 6 月 28 日至 30 日）

审核编辑 黄昊宇