2025年12月29日 – 随着车载网络朝 ADAS、信息娱乐和自动驾驶持续升级,100/1000BASE-T1 的物理层一致性验证成为整车厂与Tier-1(一级供应商)的共同痛点。泰克科技宣布,在
2025-12-31 17:25:55
1229 
SN65MLVD204B:具有IEC ESD保护的多点LVDS线路驱动器和接收器 在硬件设计领域,数据传输的高效性和稳定性至关重要。SN65MLVD204B作为一款具有IEC ESD保护的多点
2025-12-19 09:30:05
183 100M、1000M以太网一致性测试
2025-12-14 10:42:36
285 
SMD贴片式车规耐抗振电解电容通过封装革新、全流程自动化工艺及智能化检测技术,实现了高一致性生产,完全适配新能源汽车自动化产线需求 ,具体分析如下: 一、封装革新:适配自动化生产的核心优势 贴片式
2025-12-04 14:33:31
218 SMD贴片式车规铝电解电容通过封装革新、全流程自动化工艺及智能化检测技术,实现了高一致性生产,完全适配新能源汽车自动化产线需求 。具体分析如下: 一、封装革新:适配自动化生产的核心优势 贴片式
2025-12-03 14:47:46
272 一、技术本质:定义与量化指标 相位一致性描述的是多通道电缆组件在相同频率与输入信号下,各通道输出信号相位差的稳定程度。核心衡量指标包括: 相位偏差 :单通道相位的波动范围 通道间相位差 :多通道之间
2025-11-27 13:41:52
166 
ESD测试,即静电放电测试(Electrostatic Discharge Testing),是一种用于评估电子设备或组件在静电放电环境下的性能稳定性和可靠性的测试方法。以下是关于ESD测试的详细
2025-11-26 07:37:49
该ADS61JB23是一款高性能、低功耗、单通道模数转换器,具有集成JESD204A输出接口。该ADS61JB23采用 6 mm × 6 mm QFN 封装,具有单通道和双通道输出模式,具有前所未有
2025-11-17 10:28:13
462 
接口与 JESD204A 标准兼容,并具有附加模式(根据 IEEE 标准 802.3-2002 第 3 部分第 36.2.4.12 条),可与 TI TLK 系列 SERDES 收发器无缝连接。同样令人印象深刻的是片上模拟输入缓冲器,可在采样保持开关之间提供隔离,并提供更高、更一致的输入阻抗。
2025-11-14 10:05:46
447 
终端兼容的 DAC37J84/DAC38J84 系列是一款低功耗、16 位、四通道、 1.6/2.5 GSPS 数模转换器 (DAC),带JESD204B接口。
数字数据通过 1、2、4 或
2025-11-13 14:31:02
472 
引脚兼容的DAC37J82/DAC38J82系列是一款非常低功耗、16位、双通道、 1.6/2.5 GSPS 数模转换器 (DAC),带JESD204B接口。最大输入数据速率 是 1.23 GSPS
2025-11-13 13:52:47
434 
请教大家一下,DP的Vbios中已经固定了预加重和Swing的值,DP的TX信号一致性测试项中Non Pre-Emphasis Level Test(Swing2/Swing0)-PLTPAT,这个测试项意思是Swing2与Swing0偏差吗?已经固定了Swing中,这一项测试还有意义吗?请不吝指教
2025-11-12 15:57:58
该DAC39J82是一款非常低功耗、16 位、双通道、2.8 GSPS 数模 具有JESD204B接口的转换器 (DAC)。最大输入数据速率为1.4 GSPS。
数字数据通过 1、2、4 或
2025-11-12 11:32:03
547 
输入分频器为系统时钟架构设计和SYSREF输入提供了更大的灵活性 实现完整的系统同步。这些设备支持JESD204B接口,以减少 接口线的数量,从而实现高系统集成密度。The JESD204B 接口是一个
2025-11-12 09:23:14
457 
解决锂电池一致性难题!景锂新能源电池均衡仪为储能/电动车电池续航保驾护航
2025-11-06 11:00:07
460 •直播主题CAN总线一致性测试“一致性测试是保障总线系统稳定、兼容、可靠运行的核心环节。”随着整车电子电气架构日益复杂,ECU数量增多、通信负载加大,CAN节点之间若存在电气特性不匹配、时序偏差
2025-10-30 17:34:23
2099 
传输速率的提升,以太网物理层面临更多信号完整性、协议合规性等挑战,造成网络问题,这使得以太网设备在研发、生产和应用环节的物理层一致性测试变得尤为关键。航天测控公司
2025-10-30 09:02:12
281 
作为半导体器件的潜在致命隐患,Latch Up(闩锁效应)一直是电子行业可靠性测试的重点。今天,SGS带你深入揭秘这个“隐形杀手”,并详解国际权威标准JEDEC JESD78F.02如何通过科学的测试方法,为芯片安全筑起坚固防线。
2025-10-22 16:58:52
1528 
AD9528是一款双级PLL,集成JESD204B SYSREF发生器,可用于多器件同步。
2025-10-15 10:24:53
1197 
,可能会造成感知不一致。所谓感知不一致,就是车上不同“眼睛”对同一件事看法不一致。打个比方,摄像头说前面有个人,激光雷达回来的点云却很稀疏,毫米波雷达也测到一个移动目标但不在同一个位置。这种感觉像是三个人各
2025-09-17 12:45:13
549 
B 转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于JESD204B应用,14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
2025-09-15 10:10:11
848 
B 转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于JESD204B应用,14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
2025-09-15 10:03:34
665 
B 转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于JESD204B应用,14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
2025-09-14 11:07:35
901 
LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器,支持 JESD204B。
2025-09-13 09:35:35
1028 
LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器,支持 JESD204B。16 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 8 个 JESD204B 转换器或其他逻辑器件。第 17 个输出可配置为提供来自 PLL2 的信号或来自外部 VCXO 的副本。
2025-09-12 16:50:34
907 
。SYSREF 可以使用直流和交流耦合提供。不仅限于JESD204B应用,14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
2025-09-12 16:13:11
831 
。SYSREF 可以使用直流和交流耦合提供。不仅限于JESD204B应用,14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
2025-09-12 15:02:13
611 
该LMK04832是一款超高性能时钟调节器,支持 JEDEC JESD204B,还与 LMK0482x 系列器件引脚兼容。
PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个
2025-09-12 14:11:12
929 
LMK04832-SP 是一款高性能时钟调节器,支持 JEDEC JESD204B,适用于太空应用。
PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204B转换器或
2025-09-11 18:19:56
875 
LMK04832-SEP 是一款高性能时钟调节器,支持 JEDEC JESD204B/C,适用于太空应用。
PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204
2025-09-11 10:43:33
649 
LMK04368-EP 是一款高性能时钟调节器,支持 JEDEC JESD204B/C,适用于太空应用。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个
2025-09-11 10:23:20
652 
LMK04714-Q1 是一款高性能时钟调节器,支持 JEDEC JESD204B/C,适用于太空应用。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个
2025-09-11 10:07:11
560 
在机器视觉系统的视界,镜头一致性犹如维系整个生态的隐形生命线,贯穿于光学成像、图像处理到智能决策的全链路,其细微波动足以颠覆整个检测系统的可靠性。当工业界热衷于讨论算法精度与算力突破时,镜头这一基础光学元件的一致性也是视觉工程师需要关注的重要环节。
2025-09-11 09:45:52
948 Texas Instruments ESD752和ESD762双通道ESD保护二极管设计用于USB供电 (USB-PD) 和工业接口。ESD752和ESD762的额定接触ESD达到或超过IEC
2025-09-07 17:41:31
938 
硬限),优化多通道间的时序一致性(如子类1/2/3的同步协议)。
分布式转换器功能
仅支持单转换器器件(ADC/DAC功能集成于单一芯片)。
支持多转换器器件分布式(如多片ADC协同采样),需通过同步
2025-09-05 21:18:18
要验证电能质量在线监测装置备用电源续航测试方案的准确性,需从 方案设计合理性、测试过程可控性、结果一致性、标准符合性 等维度出发,通过多方法交叉验证,确保测试结果能真实反映装置在断电场景下的实际续航
2025-09-03 17:42:49
648 
Texas Instruments ESD751/ESD751-Q1和ESD761/ESD761-Q1 ESD保护二极管是适用于USB电力输送 (USB-PD) 的单通道低电容双向ESD保护器
2025-09-02 09:30:26
838 
宽带直接射频采样评估。 TRF1208评估模块支持JESD204B/C,可实现同步和兼容性。这些评估模块可在5.5V单输入电压下工作,包含完整的电源管理电路。TRF1208模块具有JESD204B/C
2025-08-27 11:42:55
649 
电池是现代生活中非常重要的能源供应设备。无论是手机、电脑,还是电动汽车和储能电站,都离不开电池。电池的性能直接影响着设备的使用效果和安全性。在生产大量电池时,每一个电池的电压、内阻等性能参数不可能
2025-08-25 17:26:12
457 Texas Instrument LMK04714-Q1双环时钟抖动清除器是一款高性能时钟调节器,支持JEDEC JESD204B/C,适用于航天应用。PLL2的每个14时钟输出均可配置为驱动七个
2025-08-08 15:05:57
843 
的一致性片上网络(NoC)IP——昉·星路-700(StarNoC-700)已成功适配赛昉科技昉·天枢(Dubhe)系列RISC-V处理器核心(Dubhe-70/83)
2025-07-24 09:02:50
1101 
德思特提供的Skydel仿真平台提供灵活的GNSS信号功率配置方案,支持真实场景模拟和功率一致性测试两种模式,通过GUI界面或API接口快速设置,满足不同测试场景需求,助力卫星导航设备精准验证。
2025-07-18 10:24:04
437 
新兴技术,以便帮助应对其当前PNT策略的脆弱性。自动驾驶汽车(AV)的制导与导航控制(GNC)系统就属于这类技术,它必须能够识别与PNT服务丢失或受损相关的一系列复杂威胁。
2025-07-11 15:49:30
1592 和射频数模转换器 (DAC) 内核,支持多达八个基带通道。该器件集成有8通道、24.75Gbps JESD204C或15.5Gbps JESD204B数据接收器 (JRx) 端口、片上时钟倍频器和数
2025-06-27 14:50:33
798 
不断地侵蚀着我们,面对这些劣质产品,可能一个细小的失误就可能给企业造成巨大的财产损失或断送了前程。材料一致性比对的应用领域来料检验:由供应商未通知客户擅自改换原材料
2025-06-19 14:14:46
491 
本文介绍FPGA与高速ADC接口方式和标准以及JESD204与FPGA高速串行接口。
2025-06-12 14:18:21
2880 
、遵循行业标准
CiA推荐采样点为87.5%,并提供详细的位定时指南(如CiA 601-3文档)。工程师应参考这些标准,确保所有节点配置一致。
为确保网络可靠性,工程师必须为所有节点配置一致的位定时
2025-06-07 08:55:26
时钟和脉冲对准。与IC处理基准和SYSREF信号配合使用时,它支持JESD204B和JESD204C子类1解决方案。
2025-06-06 14:32:57
780 
实用JESD204B来自全球数据转换器市场份额领导 者的技术信息、提示和建议
2025-05-30 16:31:21
0 请教下大家怎样配置CY7C68013A进入test packet mode 以可以进行眼图一致性测试?怎样配置相关寄存器?
2025-05-29 06:21:55
物理层的位置,一种是物理层在JESD204 IP里;另外一种是物理层在JESD204 IP外部,需要再配置JESD204 phy IP核进行使用。
2025-05-24 15:05:00
1827 
在CAN、CANFD信号波形不稳定或非理想环境下,采样点不一致成为总线通信中的关键隐患,本文分析了采样点偏移对总线的影响,并提出优化同步策略以提高通信可靠性,为总线设计提供重要参考。为什么采样点如此
2025-05-19 11:44:07
953 
字节,与预期值不一致。
eCamViewer 上的显示问题:
使用Wireshark检查数据传输,数据包已成功传输到主机。
但是,视频没有在eCamViewer上显示,我怀疑帧和数据包大小差异(在第 1 点和第 2 点中提到)是导致显示问题的原因。
2025-05-19 08:09:49
车用锂离子电池机理建模与并联模组不一致性研究
2025-05-16 21:02:17
1. 概述 PC7044 是一款高性能双环路的整数时钟抖动消除器,可以为具有并行或串(JESD204B 型)接口的高速数据转换器执行参考时钟选择和超低噪声频率的生成。 PC7044 具有两个整数
2025-05-08 16:01:36
655 
数字延迟,可在 14 个时钟输出通道中的每一个上独立编程SPI 可编程相位噪声与功耗SYSREF 有效中断以简化 JESD204B 同步窄带双核VCO最多 2 个缓冲压控振荡器(VCXO)输出LVDS
2025-05-08 15:57:20
支持4个发射器通道和2个接收器通道。AD9082非常适合需要使用宽带ADC和DAC来处理具有宽瞬时带宽的信号的应用。该器件具有16通道、16.22 Gbps JESD204C或15.5 Gbps
2025-04-28 09:51:06
1123 
模数转换器(ADC)内核。AD9081 非常适合需要宽带 ADC 和 DAC 来处理具有宽瞬时带宽信号的应用。该套件具有八个发送和八个接收通道,支持 24.75 Gbps/通道 JESD204C 或 15.5
2025-04-28 09:44:03
1128 
JESD204C 或 20 Gbps JESD204B 数据收发器端口、一个片上时钟乘法器以及针对宽带或多频段、直接到 RF 应用的数字信号处理 (DSP) 功能。AD9088 还具有旁路模式,允许 ADC
2025-04-28 09:35:17
893 
Gbps JESD204C 或 20 Gbps JESD204B数据收发器端口、片上时钟乘法器以及针对宽带或多频段、直接到 RF 应用的数字信号处理 (DSP) 功能。AD9084 还具有旁路模式,允许
2025-04-28 09:32:20
1365 
及稀释程度等关键参数对焊层质量有直接影响,实时监控熔池轮廓和温度分布可及时预警缺陷并指导参数优化,以保证焊层一致性与工艺稳定性。今天一起了解堆焊熔池轮廓实时监控,实现工艺稳定性与焊缝一致性。 堆焊简介 堆焊,又
2025-04-24 17:15:59
559 
JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议,在此之前,ADC/DAC与逻辑器件交互的接口大致分为如下几种。
2025-04-24 15:18:36
4481 
的应用。该套件具有 8 通道、24.75 Gbps JESD204C 或 15.5 Gbps JESD204B 数据接收器 (JRx) 端口、片内时钟乘法器和数字信号处理 (DSP) 数据通路,能够处理
2025-04-18 17:22:55
1026 
JESD204C 或 20 Gbps JESD204B 数据收发器端口、一个片上时钟乘法器以及针对宽带或多频段、直接到 RF 应用的数字信号处理 (DSP) 功能。AD9088 还具有旁路模式,允许 ADC
2025-04-18 15:58:18
1055 
JESD204C 或 20 Gbps JESD204B数据收发器端口、片上时钟乘法器以及针对宽带或多频段、直接到 RF 应用的数字信号处理 (DSP) 功能。AD9084 还具有旁路模式,允许 ADC
2025-04-18 15:47:45
1770 
LTC6953 是一款高性能、超低抖动的 JESD204B/JESD204C 时钟分配 IC。LTC6953 的 11 个输出可配置为最多 5 个 JESD204B/JESD204C
2025-04-16 14:28:18
1023 
HMC7044B 是 [HMC7044]的修订版本,是一款高性能、双环路、整数 N 抖动衰减器,能够为具有并行或串行(JESD204B 和 JESD204C 类型)接口的高速数据转换器执行参考选
2025-04-16 11:27:05
1623 
通过MICROBALZE配置AD9177,数据率9.6GSPS
输入300MHz参考时钟,内部倍频至9.6GHz作为采样时钟,显示PLL已锁定
JESD204C 8个lane无法正常校验成功,此时线速率是19.8Gbps;将其配置为9.9Gbps后lane正常
2025-04-15 07:09:14
AD采集芯片为AD9680-1000,时钟芯片为AD9528。当 AD 采样时钟为 500MHz 时,jesd204B (串行线速 = 5 Gbps) 稳定。但是,当 AD 采样时钟为 800MHz
2025-04-15 06:43:11
电子发烧友网站提供《差一致性校正与边缘融合拼接.pdf》资料免费下载
2025-04-10 18:02:03
0 AD9528是一款双级PLL,集成JESD204B/JESD204C SYSREF发生器,可用于多器件同步。第一级锁相环(PLL) (PLL1)通过减少系统时钟的抖动,从而实现输入基准电压调理
2025-04-10 10:19:13
1141 
LTC6952 是一款高性能、超低抖动 JESD204B/C 时钟生成和分配 IC。该器件包括一个锁相环 (PLL) 内核,由基准分频器、具有锁相指示器的相位频率检波器 (PFD)、超低噪声充电
2025-04-09 17:26:48
830 
这是我的工程结构,其中jesd204部分在一开始运行综合的时候就出错了,报错如下
* Synthesis
* synth_1
* [Synth 8-6104] Input port
2025-03-12 22:21:51
YOLOv5类中rgb888p_size这个参数要与模型推理和训练的尺寸一致吗,一致会达到更好的效果
2025-03-11 08:12:30
罗德与施瓦茨(以下简称“R&S”)的R&S TS8980FTA-M1 5G一致性测试系统率先通过了测试平台认证标准(TPAC),随即全球认证论坛(GCF)最新的无线资源管理(RRM
2025-02-28 17:22:45
1315
目前发现的问题是当我们双通道采样的时候,双通道增益不一致的时候,
有一路采样溢出,一路没有溢出的情况下,没有溢出的那一路采样会出现
大范围的跳动,且没有规律。
双通道,两路差分输入,然后对应
2025-02-13 06:45:44
配置寄存器写进去与读出来的数据是一致的,但是数据只是通道0的数据
2025-02-12 06:08:58
近期,炬光科技股份有限公司作为全球领先的高功率半导体激光器及原材料、激光光学、光子应用模块与系统解决方案的提供商,宣布了一项重要战略举措。为了进一步深化品牌一致性战略,炬光科技的全资子公司
2025-02-10 11:08:54
922 其实使用到ADI的东西,基本也就没有太去关注协议这些东西,只是简简单单的有个了解就行,在实际调试的时候,用的也是Xilinx的评估版的JESD的IP,基本不需要自己做什么工作就能够把整个系统运行起来了。
2025-02-08 13:45:55
3990 
请问各位大侠:JESD204B专用于ADC/DAC和FPGA或ASIC的接口吗,该接口同Rapid/PCIe的物理层Serdes接口有何区别,谢谢!
2025-02-08 09:10:29
CARLEN 磁致伸缩位移传感器在钢厂热轧设备中的应用:在钢厂热轧环节,CARLEN 磁致伸缩位移传感器可用于监测轧机轧辊的位置,精确控制轧辊间距,确保钢材轧制厚度的一致性;也能应用于热轧生产线中各种液压缸活塞位置的反馈,保证设备动作的准确性和稳定性 ,从而提升热轧生产的效率和产品质量。
2025-02-06 13:46:33
909 
各位专家好!这边想选择一款能够实现多个通道数据采集的ADC,由于对通道间的幅度和相位一致性要求较高,最好可以严格控制各通道之间的同步,要求单个通道的吞吐量为1MSPS以上,SNR最好在90dB以上
2025-01-24 08:28:24
100。考虑到两个通道的幅度一致性,在保证参考电路中两个25欧姆电阻的和不变的同时,调整其电阻比例。但是通道2的idle noise基本不变。有没有什么办法能够调整通道2的空采偏置呢?
2025-01-24 06:41:18
老师,我用ADS1298在进行内部信号测试(1HZ)时为什么各个通道的零点都不一致呢,并且明显都漂到y=0轴以上了,以至于每次我在测心电信号时都需要重新调整坐标Y轴的值
2025-01-23 07:49:35
采用2片ADS8345采集多路传感器信号得到的各个通道数据精度不一致,有的噪声大的惊人有0.03V,有的噪声在0.0008V左右,SPI通讯速率2.25M
2025-01-17 06:26:18
我们使用的是文献[21, 18, 20]中报道的 SOA 模型,该模型与文献[3]中的 pumpprobe 实验结果具有良好的一致性。
2025-01-16 15:08:40
914 
个模拟通道)。我们还需要测试夹具:是德的N7015A和N7018A控制器,和一个DP的控制器:UNIGRAF的DPR-100。整体连接:夹具N7015A的Tx1的
2025-01-15 17:33:51
1871 
请问一下ADS1298的8个通道的基线应该一致吗?
2025-01-15 07:08:57
读取手册,发现要保证多片AD1278的通道之间相位一致性需要两点:1、CLK一致;2、SYNC_N同时拉高。
我的情况:
1、各个AD1278的CLK来着不同的时钟源,即分别采用10ppm
2025-01-14 06:02:23
大家好,近来接触JESD204B接口协议,采用SUBCLASS1方案,在系统设计上遇到诸多问题。首先SYSREF和DEVICE CLK 一般有不同的电气特性,一个可能是TTL的,另一个是CML
2025-01-10 07:25:47
最近在使用JESD204B协议,遇到一下问题。我使用的是FPGA与DAC38J84。
1:有关SYSREF时钟问题,DAC的时钟为1.2GHz, FPGA中JESD204B IP核配置为发射
2025-01-06 08:08:15
评论