电子发烧友App
Vivado在使用A7芯片时，使用内部逻辑分析仪时，在非AXI总线下最多只能绑定64组信号（例化一个或者多个ILA模块，信号组数相加不能超过64），如果超过64组会出现错误。
Xilinx Vivado软件ILA使用心得
- Xilinx(119162)
相关推荐
如何在下载Bitstream后自动触发ILA采集
在硬件调试时，经常需要用 ILA 采集一些 FPGA 内部或者对外的初始化信号，然而在下载完 Bitstream 后立即采集这些变化稍纵即逝的信号，比如在 1uS 内手动触发 ILA 采集信号
2024-02-23 09:45:49
373
373
如何禁止vivado自动生成 bufg
在Vivado中禁止自动生成BUFG（Buffered Clock Gate）可以通过以下步骤实现。 首先，让我们简要了解一下什么是BUFG。BUFG是一个时钟缓冲器，用于缓冲输入时钟信号，使其更稳
2024-01-05 14:31:06454
4541-2B参数规模大模型的使用心得
大模型时代，根据大模型缩放定律，大家通常都在追求模型的参数规模更大、训练的数据更多，从而使得大模型涌现出更多的智能。但是，模型参数越大部署压力就越大。即使有gptq、fastllm、vllm等推理加速方法，但如果GPU资源不够也很难保证高并发。
2023-12-28 11:47:14432
432
VIVADO安装问题解决
vivado出现安装问题刚开始还以为是安装路径包含中文空格了，重装的注意了一下，发现还是这个问题。。。。后来又一顿操作猛如虎，终于发现了问题。出这个问题的原因是vivado压缩包解压的路径包含中文了把解压文件放到不含中文的地方，再重新安装，安装路径也不能含中文。然后。。。。。然后就安装完成了
2023-12-22 10:56:33
0
0
关于PCB板ESD设计的实用心得
在做ESD放电测试时通常采用两种方法：接触放电和空气放电。接触放电就是直接对待测设备进行放电;空气放电也称为间接放电，是强磁场对邻近电流环路耦合产生。这两种测试的测试电压一般为2KV-8KV，不同地区要求不一样，因此在设计之前，先要弄清楚产品针对的市场。
2023-12-08 15:26:55162
162FPGA实现基于Vivado的BRAM IP核的使用
Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核，比如数学类的IP核，数字信号处理使用的IP核，以及存储类的IP核，本篇文章主要介绍BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:02317
317怎样单独使用modelsim仿真xilinx呢？
直接在modelsim软件内执行.do文件进行仿真，不通过vivado调用modelsim，vivado仅用于生成IP核。
2023-12-04 18:26:34477
477
如何实现ILA Cross Trigger
ILA Cross Triggering功能使得ILA核心之间、以及ILA核心与处理器（例如，AMD Zynq 7000 SoC）之间可以进行Cross Trigger。这个功能在你需要在不同时钟域的两个ILA核心之间触发，或者在处理器和ILA核心之间执行硬件/软件跨触发时非常有用。
2023-11-30 10:17:59503
503
HT for Web (Hightopo) 使用心得（5）- 动画的实现
其实，在 HT for Web 中，有多种手段可以用来实现动画。我们这里仍然用直升机为例，只是更换了场景。增加了巡游过程。 使用 HT 开发的一个简单网页直升机巡逻动画（Hightopo 使用心得
2023-11-29 11:04:52262
262
FPGA新IP核学习的正确打开方式
的情况时，总会遇到一些以前未曾接触过的新内容，这些新内容会让我们感到陌生和恐惧，不知道该如何下手。
那么今天以xilinx vivado 为例分享学习FPGA 新IP核的正确打开方式。
一、常规
2023-11-17 11:09:22
Vivado Design Suite 用户指南：编程和调试
《Vivado Design Suite 用户指南：编程和调试》 文档涵盖了以下设计进程： 硬件、IP 和平台开发 ： 为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真以及评估 AMD
2023-10-25 16:15:02352
352
MySQL窗口函数使用心得
服务，实际验证了一部分新功能，确实带给我新的认知。接下来就分享给大家使用心得。 概述 Mysql是小编从事开发行业三年多来，接触的最多的数据存储介质，它属于关系型数据库，以开源免费、体积小、速度快、使用成本低等优点，深得大部分用户喜爱，同时也
2023-10-07 16:26:40798
798集成逻辑分析仪(ILA)的使用方法
两大主流厂商的软件集成逻辑分析仪供使用，Altera的Quartus自带SignalTap、Xilinx的Vivado自带ILA逻辑调试工具。
2023-10-01 17:08:001443
1443
Vivado设计流程指导手册
Vivado 设计分为 Project Mode 和 Non-project Mode 两种模式，一般简单设计中，我们常用的是 Project Mode。在本手册中，我们将以一个简单的实验案例，一步一步的完成 Vivado的整个设计流程。
2023-09-20 07:37:39
vivado使用误区与进阶资料
Applications”，其实也是专为 Vivado 而设的一个部门，从 Vivado 的早期计划开始，我和我的同事们就投入到了 Xilinx©和Vivado 的客户们的推广和支持中，我们给客户做培训
2023-09-20 06:31:14
为什么说Vivado是基于IP的设计？
Vivado是Xilinx公司2012年推出的新一代集成开发环境，它强调系统级的设计思想及以IP为核心的设计理念，突出IP核在数字系统设计中的作用。
2023-09-17 15:37:311059
1059
【KV260视觉入门套件试用体验】Zynq超强辅助-PYNQ配置，并使用XVC(Xilinx Virtual Cable)调试FPGA逻辑
\', 52054)
需要在vivado hardware中执行的操作：
连接成功后，会出现下图所示结果：
连接成功后，我们就可以使用ILA进行调试了。此处我们随意设个触发条件，计数器到100时触发
2023-09-16 14:15:14
基于Xilinx FPGA的边界扫描应用
上一篇文章，介绍了基于STM32F103的JTAG边界扫描应用，演示了TopJTAG Probe软件的应用，以及边界扫描的基本功能。本文介绍基于Xilinx FPGA的边界扫描应用，两者几乎是一样。
2023-09-13 12:29:37654
654
如何用Python实现Vivado和ModelSim仿真自动化？
我们在Windows系统下使用Vivado的默认设置调用第三方仿真器比如ModelSim进行仿真时，一开始仿真软件都会默认在波形界面中加载testbench顶层的信号波形
2023-09-13 09:23:49712
712
HT for Web (Hightopo) 使用心得（1）- 基本概念
本章主要介绍了 HT for Web 中的一些基本概念，包括：基础数据 ht.Data、数据模型 ht.DataModel 和选择模型 ht.SelectionModel、视图组件以及序列化和反序列化。这些概念是 HT for Web 中最基础的概念，几乎在每次开发过程中都会用到。掌握它们的功能以及其互相之间的逻辑之后，对于后续的开发以及理解 HT for Web 的各个组件操作逻辑都有着非常重要的作用。
2023-09-11 10:45:28458
458
Vivado使用指南
的的Vivado 工具把各类可编程技术结合在一起，能够扩展多达1 亿个等效ASIC 门的设计。Vivado设计界面如下图：图1. Vivado设计界面1.2芯片支持Vivado支持Xilinx的IC如下
2023-09-06 17:55:44
Vivado中BRAM IP的配置方式和使用技巧
FPGA开发中使用频率非常高的两个IP就是FIFO和BRAM，上一篇文章中已经详细介绍了Vivado FIFO IP，今天我们来聊一聊BRAM IP。
2023-08-29 16:41:492604
2604
【KV260视觉入门套件试用体验】+02.开发环境安装Vitis/Vivado（zmj）
./xsetup
3.3软件使用
软件使用说明：
//------环境变量配置（Vitis的环境变量配置包括了Vivado）
source /tools/Xilinx/Vitis/2022.2
2023-08-27 21:22:34
嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板（1）
案例的使用说明，适用开发环境： Windows 7/10 64bit、Xilinx Vivado2017.4 、Xilinx Vivado HLS 2017.4 、Xilinx SDK 2017.4
2023-08-24 14:40:42
如何利用ila(逻辑分析仪)调试nice?
仿真和生成mcs文件后运行的结果如下（仿真的结果和实际传回的数据结果不同，并且相同的c程序前后两次传回的结果都不同），目前想用ila调试，看错在那一步了，但ila一直不出波形，三种加debug的方法
2023-08-16 06:37:13
Arm Cortex-M1 DesignStart FPGA Xilinx版用户指南
Cortex-M1 DesignStart™现场可编程门阵列-Xilinx版本包提供了一种在Xilinx Vivado设计环境中使用Cortex-M1处理器的简单方法。
Cortex-M1处理器
2023-08-16 06:10:25
E203移植到自己开发板之后，ila抓取信号，IFU模块输出的ir和pc不对应的原因？
为mcs文件，load进去，在串口也打印出了相应的输出内容。当用ila查看IFU模块的两个关键输出信号时，发现和之前用testbench进行verilog仿真的输出波形有差异。
按照官网给出的ppt上上解
2023-08-12 07:26:52
Arm Cortex-M3 DesignStart™ FPGA Xilinx版用户指南
Cortex-M3 DesignStart™现场可编程门阵列-Xilinx版封装提供了一种在Xilinx Vivado设计环境中使用Cortex-M3处理器的简单方法。
Cortex-M3处理器专为
2023-08-12 07:02:46
蜂鸟E203 V2的FPGA实现之后，上板测试想用ila抓取内部信号没有波形是为什么？
RISC-V 蜂鸟E203平台在黑金的AX7050上移植搭建，想查看IFU模块的内部信号，于是调用ila查看，却发现没有任何波形输出，FPGA实现是可以正常run编译之后可执行文件的。图1是用ila
2023-08-12 06:25:08
vivado软件和modelsim软件的安装方法
本文详细介绍了vivado软件和modelsim软件的安装，以及vivado中配置modelsim仿真设置，每一步都加文字说明和图片。
2023-08-07 15:48:001478
1478
如何实现基于FPGA Vivado的74系列IP封装呢？
双击桌面图标打开Vivado 2017.2，或者选择开始>所有程序>Xilinx Design Tools> Vivado 2017.2>Vivado 2017.2；
2023-07-30 09:39:11399
399
Xilinx Vivado DDS IP使用方法
DDS（Direct Digital Frequency Synthesizer） 直接数字频率合成器，本文主要介绍如何调用Xilinx的DDS IP核生成某一频率的Sin和Cos信号。
2023-07-24 11:23:291720
1720
Vivado调用Modelsim仿真
Modelsim是十分常用的外部仿真工具，在Vivado中也可以调用Modelsim进行仿真，下面将介绍如何对vivado进行配置并调用Modelsim进行仿真，在进行仿真之前需要提前安装Modelsim软件。
2023-07-24 09:04:431817
1817
vivado创建工程流程
vivado的工程创建流程对于大部分初学者而言比较复杂，下面将通过这篇博客来讲解详细的vivado工程创建流程。帮助自己进行学习回顾，同时希望可以对有需要的初学者产生帮助。
2023-07-12 09:26:571098
1098
在Vivado中使用逻辑分析仪ILA的过程
FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。
2023-06-29 16:08:562536
2536
用 TCL 定制 Vivado 设计实现流程
今天推出Xilinx已发布的《Vivado使用误区与进阶》系列：用TCL定制Vivado设计实现流程。
上一篇《Tcl 在 Vivado 中的应用》介绍了 Tcl 的基本语法以及如何利 用 Tcl
2023-06-28 19:34:58
如何读懂FPGA开发过程中的Vivado时序报告？
FPGA开发过程中，vivado和quartus等开发软件都会提供时序报告，以方便开发者判断自己的工程时序是否满足时序要求。
2023-06-26 15:29:05530
530
如何在Vivado中添加时序约束呢？
今天介绍一下，如何在Vivado中添加时序约束，Vivado添加约束的方法有3种：xdc文件、时序约束向导（Constraints Wizard）、时序约束编辑器（Edit Timing Constraints ）
2023-06-26 15:21:111834
1834
如何使用Python脚本调试赛灵思PCIe设计？
现在，您不仅可以使用 Python 脚本执行调试分析，更重要的是，借由 Vivado ILA 所生成的 ILA 文件可以进一步简化此操作。通过将 *.ila 扩展名重命名为 *.zip 然后将生成的文件解压，即可将其转换为 CSV 文件。
2023-06-26 09:20:46625
625
第二周开始啦！分享面包板使用心得拿豪礼！
相信每个进行过电子电路设计的人， 都需要不同的工具辅助， 才能更高效地完成项目。 面包板是用于电子电路原型搭设的理想工具。 每个DIY爱好者、电子工程师、学生… 在完成项目的过程中应该都曾使用过它。 （无焊面包板 DKS-BBOARD6.5 ） 面包板的历史: 面包板，也被称为原型板或无焊面包板，是电子爱好者和专业人士的重要工具。它是一种用于原型制作电子电路的设备，无需焊接。 最初，对于从事电子行业的工程师来说，他们并没有使用我们称之为
2023-06-08 18:15:03281
281
无线通信中的优化问题+matlab中cvx的使用心得
学习期间主要做的是无线通信领域的资源分配问题，特别针对的是类似香农信道容量的 log形式的优化问题的仿真，有
射频通信的，也有无线光通信的。在使用cvx求解的过程中也有一点儿心得体会，在这里
2023-05-30 14:21:202
2Xilinx FPGA远程调试方法(二)
上篇主要是分享了Vivado编译软件远程调试的方法。杰克使用Vivado软件进行远程连接，主要是用于固化程序以及FPGA(PL端)的异常排查。而本篇主要内容是对使用Vitis软件远程调试的方法进行总结和分享。
2023-05-25 14:36:581685
1685
Vivado Design Suite 用户指南介绍
DFX 是由多个部分组成的综合性解决方案。这些要素包括：AMD 芯片能进行动态重配置，Vivado 软件流程支持编译设计（从 RTL 到比特流），以及各种补充性功能特性（如 IP）。
2023-05-18 09:47:24480
480
Vivado综合参数设置
如果你正在使用Vivado开发套件进行设计，你会发现综合设置中提供了许多综合选项。这些选项对综合结果有着潜在的影响，而且能够提升设计效率。为了更好地利用这些资源，需要仔细研究每一个选项的功能。本文将要介绍一下Vivado的综合参数设置。
2023-05-16 16:45:501856
1856
Vivado布线和生成bit参数设置
本文主要介绍Vivado布线参数设置，基本设置方式和vivado综合参数设置基本一致，将详细说明如何设置布线参数以优化FPGA设计的性能，以及如何设置Vivado压缩BIT文件。
2023-05-16 16:40:452955
2955
简述Vivado中的Elaborate的作用
在Vivado的界面中，有个RTL ANALYSIS->Open Elaborated Design的选项，可能很多工程师都没有使用过。因为大家基本都是从Run Synthesis开始的。
2023-05-05 16:00:18803
803
在Vivado中实现ECO功能
关于 Tcl 在 Vivado中的应用文章从 Tcl 的基本语法和在 Vivado 中的 应用展开，继上篇《用 Tcl 定制 Vivado 设计实现流程》介绍了如何扩展甚 至是定制 FPGA
2023-05-05 15:34:521612
1612
Vivado生成IP核
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸载过Modelsim，用vivado打开过ISE工程，因为工程中很多IP核不能用所以在重新生成过程中发现了这个问题，还请大神告知是怎么回事？
2023-04-24 23:42:21
PLC报警使用心得
随着科学技术的不断发展，对生产的把控越来越精细，可视化程度越来越高。在项目中使用HMI或上位机来获取设备的运行状况已经越来越普遍。在西门子TIAProtal中，支持了HMI报
警、Program_Alarm和ProDiag 3种方式来获得信息。
第一种HMI报警是在触摸屏或者上位机(WinCC Advcend/Professional)上组态。基本步骤是先创建报警变量再组态报警文本，由HMI定时轮询变量，通过对该变量值的变化监控而触发报警。
这种方式的报警消息配置简单，但效率比较低，工作量
2023-04-18 09:59:170
0Vivado逻辑分析仪使用教程
，确认无误后直接点击finish即可，如下图所示：在“Debug”子窗口中的“Debug Cores”选项卡中，可以看到Vivado已经添加了ILA IP核，并且“Unassigned Debug
2023-04-17 16:33:55
Tcl在Vivado中的应用
Xilinx的新一代设计套件Vivado相比上一代产品 ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对初学者来说，新的约束语言 XDC 以及脚本语言 Tcl 的引入则成为
2023-04-15 09:43:09956
956Vivado 开发软件下板验证教程
及打算进阶提升的职业开发者都可以有系统性学习的机会。系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。本次带来Vivado系列，使用Vivado开发软件下板
2023-04-14 20:18:05
Xilinx FPGA Vivado 开发流程
及打算进阶提升的职业开发者都可以有系统性学习的机会。系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。本次带来Vivado系列，Vivado开发软件
2023-04-13 15:18:52
Vivado中常用TCL命令汇总
Vivado是Xilinx推出的可编程逻辑设备(FPGA)软件开发工具套件，提供了许多TCL命令来简化流程和自动化开发。本文将介绍在Vivado中常用的TCL命令，并对其进行详细说明，并提供相应的操作示例。
2023-04-13 10:20:231544
1544Vivado 2019.2 安装教程
需求设计出一款比较适合自家芯片的综合器。本文主要介绍 Xilinx FPGA，下面介绍 Xilinx FPGA 的综合工具 Vivado 软件。接下来为大家介绍 Vivado2019.2 的安装教程。1
2023-04-12 22:24:17
Vivado在线调试方法-Vivado内嵌逻辑分析仪器的使用
1，方法1-ILA IP核I、点击“IP Catalog”,在搜索框中搜索ila，双击ILA的IP。设置模块的名称，采样信号的数量，采样深度。设置采样信号的宽度，需要采集led和count信号，位宽
2023-04-06 21:48:03
Xilinx下载器
下载方案:HS2 二代高速下载方案，下载速度:最大 30Mhz通信方式:USB，下载接口:JTAG 14P 标准接口，支持开发环境:ISE、Vivado，工作电压:5V（USB 供电），工作电流:56mA@5V，工作温度:-40℃~+85℃
2023-03-28 13:06:17
Xilinx FPGA独立的下载和调试工具LabTools下载、安装、使用教程
Xilinx LabTools工具是Xilinx FPGA单独的编程和调试工具，是从ISE或Vivado中独立出来的实验室工具，只能用来下载FPGA程序和进行ILA调试，支持所有的FPGA系列，无需
2023-03-28 10:46:564751
4751Xilinx Platform Cable USB
支持所有Xilinx器件下载 包括FPGA CPLD ISP Configuration PROM 下载接口电压：5V 3.3V 2.5V 1.8V 1.5V
2023-03-24 15:06:53
工商网监
评论