欲赶上英特尔，ST、IBM加大SOI开发力度

　　硅晶圆製造商Soitec SA公司声称，晶片製造商现在可以藉由转换到绝缘层上覆硅（SOI）晶圆，避免掉开发完全耗尽型（fully-depleted， FD）硅电晶体所需的数年研发时间，目前包括意法（STMicroelectronics， ST）、 ST-Ericsson 和 IBM 已经决定开始尝试。

　　“全耗尽型电晶体通道正快速成为半导体製造商转移到32nm以下节点的关键，”Solitec全球策略业务发展资深副总裁Steve Longoria说。“IBM打算在14nm节点在其FinFET上使用SOI晶圆，而ST和ST-Ericson则是针对28nm製程的下一代行动处理器，与我们共同开发2D完全耗尽型电晶体。”

　　半导体的微缩之路所遭遇的最大挑战之一，便是在32nm节点以下奈米级薄膜电晶体通道层的掺杂不均匀性。为了解决这个问题，业界开始转向FD电晶体的非掺杂通道。英特尔已经尽全力使用标準块状硅（bulk silicon）来为其叁闸极（tri-gate） FinFET电晶体设计FD非掺杂通道，因而必须在侧边植入掺杂物来隔离通道，并预防过量漏电流流入基板。

　　Solitec现可提供两种SOI晶圆，一种是传统平面电晶体，可提供超薄的顶层硅晶层，其厚度差异不超过+/-5埃，针对FD电晶体通道，在顶层的一个超薄掩埋氧化层顶预防漏电流进入基板，毋须再使用额外的製程步骤，这便是英特尔在其块状硅製程中使用的方法。

　　第二种是针对3D FinFET电晶体的SOI晶圆，如IBM已宣佈打算用在14nm节点的3D FinFET电晶体。这种3D SOI晶圆具有用于较高3D鳍（fin）的较厚顶部硅晶层，以及一个较厚的掩埋氧化层，以适应由多金属闸极所产生的更高的场。

　　2D平面与3D SOI晶圆的成本大约都比块状硅高出四倍左右，这解释了英特尔为何不愿意在叁闸极 FinFET 製程中使用SOI。但Solitec声称，FD电晶体将提供更大的开发时间优势，因为当採用侧边植入方法来建构FD通道时，它所需要的製程步骤要少得多，而这已经足以弥补晶圆的高昂价格。

　　“与块状硅约120美元成本相比，我们的晶圆成本大约是500美元，”Longoria说，但强调透过製程简化，其整体成本还可望降低叁至十倍不等。

　　Solitec声称，採用其SOI晶圆来建构FD电晶体可提高40%的性能，或是在以当前性能水準运作时，能大幅削减掩埋氧化层的漏电流，将功耗降低40%。Solitec同时表示，该公司与IBM和ARM共同为 SOI 晶圆制定了规範，以便将他们的传统平面电晶体转向非掺杂FD通道，这将可防止密集的源极与汲极电极经由块状硅基板泄漏而产生的短通道效应。