Achronix另辟蹊径 为SoCs提供FPGA IP核

　　电子发烧友网讯： 作为一家提供高性能、高密度FPGA解决方案的Achronix半导体公司通过为芯片公司提供其FPGA技术许可证也已经逐步进入了SoC市场。电子发烧友网小编将带你来领Achronix是如何另辟蹊径，为SoCs提供FPGA IP核的。

　　Achronix的创始人兼董事长John Lofton Holt表示：Achronix将继续出售其基于Intel公司的高性能22nm FPGAs。但是为了进入移动应用和消费市场等更高的领域，Achronix将允许其在应对修改标准或需要衍生硅的情况下，能让FPGA结构作为SoC芯片制造商的“保命符”而存在。

　　图 Achronix的创始人兼董事长John Lofton Holt

　　10月4日在国际电子论坛上通过了Achronix商业模式新增许可证，这是一个高瞻远瞩的决定。

　　到目前为止，Achronix要想获得成功，就不能与现有的FPGA厂商领头羊（如Altear、Xilinx）竞争，而是应该把目标市场放在更高性能需求的FPGA领域。当它交换铸造厂并与Intel统一步调而获得更高平台时，就可见一斑了。

　　Achronix的22i系列高速FPGAs采用Intel的 22nm FinFET 制造工艺和大量的高速数据通信接口电路制造而成。这些都包括10/40/100G以太网 MACs、100Gbit Interlaken 通道、串行总线和DDR3记忆通道。

　　HD1000是60亿年前的晶体管FPGA，在本季度将会成为可能。Achronix有望在2013年采用同样的22nm FinFET 制造工艺为90亿晶体管FPGA设计定案。

　　虽说，高容量FPGA有自己的一席之地，不过它们却仅应用在相对小批量、高端应用中（如通信基础设施）。由于越来越多的SoC项目交付进度落后、需要多次交转，这使得硅可编程能力成为下一代SoC必不可少的一部分。

　　历来，FPGA可编程能力都是通过单独的封装设备而得以体现的。曾经也想过要将单独的逻辑块和FPGA模块集成在一个封装上，但却不太成功。但可以预见的是，模块水平的集成将是下一代集成的发展方向。

　　通过Achronix IP核可以看出，在Intel的22nm FinFET 制造工艺中3个嵌入式FPGA宏单元具有10万到100万个有效门单元并占据2.1到19.2平方毫米的面积。然而，目前Achronix的大多数客户都在寻找定制的FPGA结构。

　　根据对性能和功耗的要求，一些结构部件的模块面积能减少高达40%。预计在2013年，Achronix将会支持高级的TSMC工艺。因为Achronix当前所有的IP许可证都是针对TSMC工艺而定的。

　　然而，质疑之声固然存在。一方面是对怎样将FPGA结构连接到片上总线来为设计团队可能会遇到的中断提供适当保障的质疑。

　　Achronix现在设想的3个EDA设计流均支持其FPGA技术。第一个是标准流：允许工程师编程将Achronix FPGAs下降到RTL层次，该标准2008年就开始提供；第二个是集成SoC/FPGA 设计流：支持向SoCs中添加FPGA结构的功能、允许结构可编程；第三个是扩展EDA流：对用户而言，其FPGA可编程能力能支持功能可重构性。

　　Achronix现在设想的3个EDA设计流预计在2014年得以实现。当然，要做到这点，Achronix将需要获得1亿的年度销售并增加70%的毛利润。

——电子发烧友网版权所有，转载请注明出处！！！