Altera：20nm技术延续硅片融合承诺

　　近期，Altera发布其下一代20nm产品中规划的几项关键创新技术，延续在硅片融合上的承诺，Altera向客户提供终极系统集成平台，以结合FPGA的硬件可编程功能、数字信号处理器和微处理器的软件灵活性，以及面向应用的硬核知识产权（IP）的高效。在攻克20nm技术上，面临了哪些技术挑战，又实现了怎样的突破，FPGA今后的发展方向如何，就业界普遍关注的问题，记者采访了Altera公司首席技术官Misha Burich博士。

　　克服五大挑战

　　谈到技术挑战，Altera公司首席技术官Misha Burich博士说道：“从工艺技术来讲，每一个节点都会存在一些挑战。”20nm与28nm相比，他指出主要存在以下几个方面的挑战：

　　一是在早期电路模拟上。在设计初期，需要遵循一些设计规则，而且要非常了解晶体管的特性，根据不同电压和电流的特性，进行早期电路上的模拟。在20nm工艺节点上，需要更多的工艺步骤。

　　FPGA如今可集成非常多的功能，如I/O、收发器、DSP、存储器等，对整个系统的集成能力要求非常高，每一种线路的特性也都不一样，所以在早期需要大量的模型把线路模拟出来。

　　二是功耗方面的挑战。把诸多器件集成在一起，将功耗保持在低水平上是非常大的挑战。现在，20nm最大的芯片上有60亿个晶体管，28nm时只有40亿～50亿个晶体管。Altera的20nm技术在功耗管理方面实现了创新，包括自适应电压调整、可编程功耗技术以及工艺技术优化等，使得Altera器件功耗比前一代降低了60%。

　　三是架构设计上的挑战。对于创新功能，在整个架构设计中需要非常小心的处理。20nm里有一些新挑战，比如精度可调方面的DSP浮点运算器、收发器、3D技术等等。

　　四是来自可靠性方面的挑战。Altera服务的客户群是长期的，可能长达10年或20年。这样在产品的可靠性上就是一个比较大的挑战，需要详细调试在不同应用环境下的不同电压和不同温度。

　　五是项目管理上的挑战。团队规模的要求非常高，Altera在攻克20nm工艺上的团队有800多位工程师，他们来自不同的背景，有工艺技术方面的专家、IC设计工程师、架构工程师和EDA软件工程师等，将一个大的团队有效地无缝衔接，同时是在研发时间上也比较紧的情况下，这是非常大的挑战。

　　实现三大突破

　　在克服了五大挑战之后，Altera的20nm技术上还实现了三大突破，分别是：串行带宽提高了2倍以上，系统集成度提高了10倍，DSP性能提高了5倍。

　　Misha Burich博士指出，在提高串行带宽方面，Altera 20nm收发器将实现业界最大串行带宽，支持向100G背板和400G系统的发展。20nm器件包括驱动CEI-25G-LR和以太网4×25G背板的28Gbps收发器，面向芯片至芯片或者芯片至光模块连接而设计的40Gbps收发器。

　　在系统集成方面，Altera将引入创新的高速芯片至芯片接口，在一个3D封装中集成多个管芯。Misha Burich博士说道：“目前真正意义上是2.5D，3D是Altera一个长远的部署，我们将分而治之。”

　　借助FPGA、HardCopy ASIC或者第三方ASIC的集成，Altera能够提供10倍于任何28nm产品系统集成度的单器件解决方案。Altera的异质混合3D IC将采用TSMC的芯片-晶圆-基底（CoWoS）集成工艺进行制造。利用这些器件，开发人员可大幅度提高系统集成度和系统性能以突出产品优势，同时还可以降低系统功耗，减小电路板空间，并降低系统成本。

　　在DSP性能方面，刷新了业界的TFLOP/W基准。下一代精度可调DSP模块增强技术实现了5 TFLOP（每秒5万亿次浮点运算）的单精度IEEE 754标准浮点运算性能。在此性能水平上，Altera 20nm器件的每瓦TFLOP要比当前的高5倍。结合了最具效能的OpenCL C设计流程、ARM硬核处理器子系统以及最高的TFLOP/W的硅片效率，Altera的20nm器件提供了终极异质混合计算平台。