HAPS感知功能助力生产力提高10倍 - Synopsys全新基于FPGA的原型验证解决方案将系统性能提升高达3倍

　　Synopsys的Certify多FPGA原型验证软件的全新“HAPS感知”功能借助正在申请专利的算法可将原型验证生产力提高10倍，该功能自动进行逻辑分区和现场硬件查询，与手动的分区方法相比简化了系统的形成。

　　此款新的原型验证系统还支持HAPS深度追踪纠错（HAPS Deep Trace Debug）功能以实现更高的纠错效率，与FPGA片上型逻辑纠错器上使用的传统存储器相比，存储容量提升了将近100倍。

　　为了实现更容易的系统验证和软件开发，诸如USB 3.0、PCI Express®和HDMI 那样的DesignWare接口IP都在HAPS系统上已经进行了验证。凭借在HAPS系统上经过预先验证的DesignWare IP以及用于通用IP协议的子卡的丰富可选性，设计师可以在产品开发周期中能够更早地着手软件开发，并且减少了IP集成的工作量。

　　“Synopsys 的HAPS基于FPGA的原型验证解决方案，在加速我们的硬件/软件验证以及提高我们的原型验证产能方面，对Mindspeed起到了不可估量的作用，”敏迅科技（Mindspeed Technologies）公司VLSI Core Engineering执行总监Surinder Dhaliwal说道。“由于我们在不断地开发基础设施产品解决方案，因此我们很高兴Synopsys已经针对像我们产品那样更大规模、更复杂设计加强了其基于FPGA的原型验证系列，使它们具有更高性能、更大容量以及改善的纠错可见度。”

　　Synopsys的针对HAPS-70系统的UMRBus功能已被加强，可支持高达400 MB/s的带宽。UMRBus在HAPS-70系统和Synopsys的基于Virtualizer的虚拟原型之间提供了无缝连接，为早期的软件开发和软/硬件集成创造了一个集成化混合原型验证环境。UMRBus还可提供远程访问，通用的C++/TCL编程接口， 与Synopsys的VCS®功能验证解决方案一起进行co-simulation， 该 co-simulation 使层次化的模块级启动与纠错成为可能，UMRBUS的这些特性使HAPS-70系统可以更早地被纳入到设计流程。

　　“日益增长的设计规模、软件复杂度和尽可能早的软件开发都成为了SoC原型设计师的关键挑战，” Synopsys IP与系统市场营销副总裁John Koeter说道。“通过提供业界领先的、基于 FPGA的原型容量和性能，以及借助智能分区和纠错工具，HAPS-70系统所扩展的功能进一步缩短了软件开发和软/硬件集成的时间。通过发挥我们全面的硬件、软件和IP技术领先性，设计师们在验证他们最大规模的芯片设计时会立显成效。”

　　供货资源

　　HAPS-70基于FPGA的原型验证系统现已可向早期采用者提供9种型号的产品系列，容量从1200万到1.44亿个ASIC门：HAPS-70 S12、HAPS-70 S24、HAPS-70 S36、HAPS-70 S48、HAPS-70 S60、HAPS-70 S72、HAPS-70 S96、HAPS-70 S120和HAPS-70 S144，其中S是指可支持的ASIC门数。

　　HAPS-70基于FPGA的原型解决方案将参加“2012嵌入式技术/电子设计解决方案展览会”：Synopsys将在嵌入式技术/电子设计解决方案展览会上展示其运行于HAPS-70硬件上的最新基于FPGA的原型验证解决方案，展位号：# D-35。ET / EDS展览会于2012年11月14日-16日在日本横滨举办。

　　关于Synopsys

　　Synopsys（Nasdaq:SNPS）加速了全球电子市场中的创新。作为一家电子设计自动化（EDA）和半导体IP领域内的领导者，其软件、IP和服务帮助工程师应对设计、验证、系统和制造中的各种挑战。自1986年以来，全世界的工程师使用Synopsys的技术已经设计和创造了数十亿个芯片和系统。