Mentor公司CEO:突破十亿逻辑门设计的障碍

　　随着电子产业进入深亚微米工艺节点，集成电路设计的成本大幅增加，确保一次性流片成功已成为芯片设计者的基本要求和重要目标。与此同时，IC设计技术和工艺技术间的信息交换变得非常关键，传统的设计方法已不能满足设计需求。为保证芯片良率，包括IC设计公司、代工厂、IP/EDA工具供应商在内的产业链各环节需要密切合作，缩短研发周期并降低成本。日前，就相关热点话题Mentor Graphics公司董事会主席兼CEO Wally Rhines进行了相关解释。【注：今年Mentor Graphics设计技术论坛的主题是“突破十亿逻辑门设计的障碍—克服SoC设计的复杂度”，Wally Rhines还发表了题为“围绕设计的组织”的演讲。】

图 Mentor公司董事会主席兼CEO Wally Rhine

　　为什么会是这个主题？

　　传统的设计模式是软硬件协同开发，这种情况在上世纪90年代非常普遍。那时的策略是集成系统设计，即软硬件实施同时进行，之后再进行系统验证，以缩短设计周期。但随着企业的发展，会有越来越多的设计团队，例如数字、模拟、软件、系统、机械和制造等设计领域（discipline）都在使用各自的语言，如System Verilog、SPICE、C++、UML/MATLAB、IGES和GDS II等。此外，它们还有各自的文化、视角和规范。正是组织内部这种各行其是的做法阻碍了设计的成功。

　　例如，在硬件设计和软件开发中，经常会听到来自公司内部的各种解释和抱怨：“硬件优化是为了更快上市，降低成本和功耗”、“之后他们可以改变软件”、“软/硬件的集成是瓶颈”、“硬件规范和存根模型出现了什么问题”、“硬件设计总是滞后，而且总在最后一分钟还在不断更改”等。 同样，在模拟和数字设计、设计与制造、系统公司里的机械和电气设计之间，也常会出现类似的不和谐声音。因此，有必要找到一种跨专业的方法来优化组织结构。

　　Mentor Graphics如何看待EDA产业的机遇与挑战？

　　随着设计复杂程度的提升以及工艺向40/28nm迁移，设计中出现的各种挑战对EDA和IP工具的应用提出了全新要求。有挑战就会有机会。在过去的十年中，Mentor Graphics看到了以下几方面挑战带来的企业成长机会，包括ESL（电子系统级）高层次设计的早期验证和分析、功耗分析与优化、功能验证、DFM/DFT、半导体制造工艺（FinFET、Double Pattern和3D-IC）带来的良率下降，图形失真等等。这些挑战在日益压缩的设计周期下变得更加难以处理，加上设计失败在经济和时间上带来的不可能接受的成本，EDA工具和IP工具应用将会成为保证流片成功的最后一道屏障。

　　因此，EDA工具将会不再是一个简单的工具，EDA公司也不再是一个简单的工具提供商，而是一个服务商，需要和客户就项目的实际需求，在共性的平台以外提供定制化的服务，从而使双方的效能达到最大化，实现共赢。这是一个系统工程，需要从设计的最初期一直到板级综合考虑。