展讯采用Cadence解决方案一次性流片成功

　　Cadence设计系统公司日前宣布总部位于上海的无线通信基带和RF处理器解决方案供应商展讯通信有限公司(以下简称：“展讯”) 已将其芯片设计流程成功迁移到Cadence Silicon Realization，并实现了其首款40纳米低功耗GSM/GPRS/EDGE/TD-SCDMA/HSPA商用无线通信芯片的一次性流片成功。

　　作为中国最大的芯片设计公司之一，展讯一直秉承采用更好的可预测性和更高效的技术，使其产品能够更快上市。通过采用Cadence Silicon Realization芯片实现流程为核心的EDA解决方案，展讯取得了产品快速上市的优势。

　　“由于展讯处于竞争激烈的移动通信市场，因此高性价比，低功耗，优异的性能以及产品的快速上市等都是展讯关注的重点，”展讯通信有限公司董事长兼首席执行官李力游博士表示。“展讯需要一家与我们有共同理念的EDA公司，和我们一起创造并推出差异化的系统级芯片解决方案。Cadence芯片实现流程对我们来说是一个理想的选择。40nm芯片的一次性流片成功表明我们在3G通信行业拥有领先的技术、世界级的设计团队以及高效和高质量的产品开发流程。”

　　展讯采用的以Cadence Silicon Realization芯片实现流程为核心的EDA工具，包括Encounter Digital Implementation System、RTL Compiler、Conformal Low Power、Incisive Enterprise Simulator、Encounter Test、Encounter Timing System、Virtuoso Custom Design、Multi-mode Simulation、QRC Extraction、Encounter Power System与可制造性设计技术。

　　“凭借我们独特的芯片实现流程，Cadence在生产效率与盈利性方面为移动通信设备供应商提供了显著的优势，”Cadence首席战略官兼高级副总裁黄小立博士说。“我们很高兴2G 和3G 无线通信市场领先的芯片设计公司之一——展讯采用Cadence解决方案规范其设计流程，并且已经取得了初步的成功。”