形式验证技术商机凸显 SoC整合问题亟需解决

　　Mentor Graphics公司强化其Questa工具，提升自动化功能以扩展用于芯片设计的涵盖范围，并简化形式验证技术。另一方面，此次的功能升级目标也在于使形式验证工具能更广泛地被采用。

　　根据2010年的一项研究报告指出，只有29%的芯片设计师采用形式验证工具。“因而对于采用这些技术，仍存在一个巨大的成长商机，”Mentor首席科学家兼形式验证专家Harry Foster说。

　　业界确实需要更好的测试验证工具。根据2007年和2010年的调查显示，约有65%的芯片设计专案仍落后于预订计划，而大约有70%的设计还需重新设计。

　　“如果得再重新设计，你可能会完全错过上市时机，”Foster强调，一项设计工作可能耗时3个多月，且花费上百万美元。

　　Mentor公司新的Questa CoverCheck可自动发现无法进行形式验证的程式码。它还能显示波形，并产生输出向量。阿尔卡特朗讯（Alcatel-Lucent）也协助Mentor共同开发程式码。

　　此外，最新版Questa AutoCheck支持平行机制更快速执行于多核心处理器上。该工具还能自动化查找常见错误的程序，如在模拟时通常难以侦测到的资源锁死（deadlock）和溢位（overflow）等问题。

　　Mentor并扩展Questa CDC工具，可用于发现SoC中使用IP模组与其它同步模组导致的时域交叉问题。在这一功能方面，该新版本提升了5倍的性能。

　　“目前最大的测试问题之一就发生在SoC整合中，”他说。

　　他指出，从2007-2010年形式验证工具应用已成长了53%。“由于设计越来越复杂，业界必须采用更先进的工具，”他说。

　　“目前的工具所能处理的性能已显著提升了－形式验证工具已能处理成千上百种状态元素──但这是永远不够的，所以随时还得搭配模拟操作，”Foster说。