MM74HC573高速八路D型锁存器采用先进的硅栅极P井CMOS技术。它们具有标准CMOS集成电路的高抗扰度和低功耗特点,可以驱动15个LS-TTL负载。由于具有大输出驱动能力和3态功能,这些器件非常适合与总线组织系统中的总线线路接口。当LATCH ENABLE(LE)输入为高电平时,Q输出端将要遵照D输入端。当LATCH ENABLE变为低电平时,D输入端的数据将保留在输出端,直到LATCH ENABLE再次返回高电平。当高逻辑电平应用于输出控制OC输入端时,所有输出端进入高阻抗状态,不管其他输入端存在什么74HC逻辑系列兼容。保护所有输入端,以免因内部二极管钳位至V CC 。信号,也不管存储元件的状态如何。和地线的静电放电而受到损坏。
电路图、引脚图和封装图