0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

NBSG16M CML时钟/数据接收器/驱动器/转换器缓冲器的多级输入

数据:

NBSG16M是差分电流模式逻辑(CML)接收器/驱动器。该器件在功能上等同于具有CML输出结构和较低EMI功能的EP16,LVEP16或SG16器件。
输入采用内部50Ω端接电阻,可接受NECL(负ECL),PECL(正ECL),LVTTL,LVCMOS ,CML或LVDS。 CML输出结构包含VCC的内部50Ω源端接电阻。该器件产生400 mV输出幅度,50Ω接收器电阻连接到V CC
V BB 引脚是内部产生的电压电源,仅适用于该器件。对于所有单端输入条件,未使用的互补差分输入连接到V BB 作为开关参考电压。 V BB 也可以重新连接AC耦合输入。使用时,通过0.01μF电容去耦V BB ,并将电流源或吸收限制在0.5 mA。不使用时,VBB输出应保持打开状态。
特性
  • 最大输入时钟频率> 10 GHz典型
  • 最大输入数据速率> 10 Gb / s典型值
  • 120 ps典型传播延迟
  • 35 ps典型上升和下降时间
  • 带工作范围的正CML输出:V CC = 2.375 V至3.465 V,V EE = 0 V
  • 带有RSNECL或NECL输入的负CML输出,带有工作范围:V CC = 0 V,V EE = -2.375 V至-3.465 V
  • CML输出等级; 400 mV峰峰值输出,50 _接收器电阻器到V CC
  • 50Ω内部输入和输出端接电阻器
  • 与现有的2.5 V / 3.3 V LVEP,EP,LVEL兼容和SG设备
  • V BB 参考电压输出
  • 无铅封装可用
<表格样式=“border:none; width:100%;”> 应用
  • 背板缓冲
  • OC -3至OC-192时钟或数据分配/驱动程序
  • 千兆以太网时钟或数据驱动程序
  • 光纤通道分配/驱动程序

电路图、引脚图和封装图




技术文档

数据手册(1) 相关资料(16)
元器件购买 NBSG16M 相关库存