SN54HC139 双路 2 线路至 4 线路解码器/多路解复用器

?? HC139器件专为需要极短传播延迟时间的高性能存储器解码或数据路由应用而设计。在高性能存储器系统中，这些解码器可以最小化系统解码的影响。当采用利用快速使能电路的高速存储器时，这些解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引入的有效系统延迟可以忽略不计。

?? HC139器件在一个封装中包含两个独立的2线到4线解码器。低电平有效使能（G \）输入可用作多路分解应用中的数据线。这些解码器/解复用器具有完全缓冲的输入，每个输入仅代表其驱动电路的一个归一化负载。