TMS320VC5416 数字信号处理器

• 具有三个独立的16位数据存储器总线和一个程序存储器总线的高级多总线架构
• 40位算术逻辑单元（ALU）包括一个40位桶形移位器和两个独立的40位累加器
• 17-×17位并行乘法器耦合到一个40位专用加法器，用于非流水线单周期乘法/累积（MAC）操作
• 比较，选择和存储单元（CSSU）以进行维特比算子的添加/比较选择
• 指数编码器以计算40的指数值单周期位累加器值
• 具有8个辅助寄存器和2个辅助寄存器算术单元（ARAU）的两个地址发生器
• 具有总线保持器功能的数据总线
• 8M×16位最大可寻址外部程序空间的扩展寻址模式
• 128K×16位片上RAM组成：
  • 8个8K×16位的块 - 芯片双重访问程序/数据RAM
  • 八个集团ks的8K×16位片上单次访问程序RAM
• 为程序存储器配置的16K×16位片上ROM
• 增强型外部并行接口（XIO2）
• 程序代码的单指令重复和块重复操作
• 用于更好程序和数据管理的块存储器移动指令
• 使用32位长字操作数的指令
• 使用两个或三个操作数读取的指令
• 使用并行存储和并行加载的算术指令
• 条件存储指令
• 快速从中断返回
• 片上外设
  • 软件可编程等待状态发生器和可编程存储区切换
  • 具有外部时钟源的片上可编程锁相环（PLL）时钟发生器
  • 一个16位定时器
  • 六通道直接存储器存取（DMA）控制器
  • 三个多通道缓冲串行端口（McBSP）
  • 8/16位增强型并行主机端口Inter面（HPI8 /16）
• 具有掉电模式的IDLE1，IDLE2和IDLE3指令的功耗控制
• CLKOUT关闭控制以禁用CLKOUT
• 基于片上扫描的仿真逻辑，IEEE Std 1149.1（JTAG）边界扫描逻辑^（1）
• 144引脚球栅阵列（BGA） ）（GGU后缀）
• 144引脚薄型四方扁平封装（LQFP）（PGE后缀）
• 6.25-ns单周期定点指令执行时间（160 MIPS）
• 8.33-ns单周期定点指令执行时间（120 MIPS）
• 3.3-VI /O电源电压（160和120 MIPS）
• 1.6V核电源电压（160 MIPS）
• 1.5 V核电源电压（120 MIPS）

^（1） IEEE标准1149.1-1990标准测试访问端口和边界扫描架构。
注意：本数据手册旨在与 TMS320C54x一起使用？ DSP功能概述（文献编号SPRU307）。
TMS320C54x，TMS320是Texas Instruments的商标。
所有商标均为其各自所有者的财产。