TMS320VC5402 数字信号处理器

• 具有三个独立的16位数据存储器总线和一个程序存储器总线的高级多总线架构
• 40位算术逻辑单元（ALU），包括40位桶形移位器和两个独立的40位累加器
• 17-×17位并行乘法器耦合到40位专用加法器，用于非流水线单周期乘法/累积（MAC）操作
• 比较，选择和存储单位（CSSU）以进行维特比算子的添加/比较选择
• 指数编码器以计算40的指数值单循环中的位累加器值
• 具有8个辅助寄存器和2个辅助寄存器算术单元（ARAU）的两个地址发生器
• 具有总线保持器功能的数据总线
• 1M×16位最大可寻址外部程序空间的扩展寻址模式
• 4K x 16位片上ROM
• 16K x 16位双通道接通 - 芯片RAM
• 单指令重复和块重复操作程序代码
• 高效程序和数据管理的块存储器移动指令
• 使用32位长字操作数的指令
• 使用两个或多个指令三操作数读取
• 并行存储和并行加载的算术指令
• 条件存储指令
• 从中断快速返回
• 片上外设
  • 软件可编程等待状态发生器和可编程存储区切换
  • 带内部振荡器或外部时钟源的片上锁相环（PLL）时钟发生器
  • 两个多通道缓冲串行端口（McBSP）
  • 增强型8位并行主机端口接口（HPI8）
  • 两个16位定时器
  • 六通道直接内存访问（DMA）控制器
• 具有掉电模式的IDLE1，IDLE2和IDLE3指令的功耗控制
• CLKOUT关闭控制禁用CLKOUT
• 基于片上扫描的仿真逻辑，IEEE Std 1149.1 ^{< img src =“http://focus.ti.com/graphics/shared/symbols/lc/dagger.gif”>} （JTAG）边界扫描逻辑
• 10-ns单周期3.3 V电源（1.8 V内核）的定点指令执行时间（100 MIPS）
• 采用144引脚塑料薄型四方扁平封装（LQFP）（PGE后缀）和144针球栅阵列（BGA）（GGU后缀）

所有商标均为其各自所有者的财产。
IEEE标准1149.1-1990标准测试访问端口和边界扫描架构。
注意：本数据手册旨在与 TMS320C5000 DSP系列功能概述（文献编号SPRU307）结合使用。