SM320VC5421-EP 增强型产品定点数字信号处理器

• 受控基线
  • 一个装配/测试现场，一个制造现场
• 40°C至85°C的扩展温度性能
• 增强的减少制造源（DMS）支持
• 增强产品更改通知
• 资格谱系
• 由两个独立子系统组成的200-MIPS双核DSP < /li>
• 每个内核都具有先进的多总线架构，具有三个独立的16位数据存储器总线和一个程序总线
• 40位算术逻辑单元（ALU），包括一个40位桶形移位器每个内核有两个40位累加器
• 每个内核都有一个17位×17位并行乘法器，耦合到40位加法器，用于非流水线单周期乘法/累加（MAC）操作< /li>
• 每个核心都有比较，选择和存储单元（CSSU）用于维特比运算符的添加/比较选择
• 每个核心都有一个n指数编码器，用于计算单周期内40位累加器值的指数值
• 每个内核具有两个地址发生器，带有八个辅助寄存器和两个辅助寄存器算术单元（ARAU）
< li>具有数据总线保持器功能的16位数据总线
• 512K字×16位扩展程序地址空间
• 总计256K字×16位双路和单路 - 访问片上RAM（128K字x 16位双向共享存储器）
• 单指令重复和块重复操作
• 32位长指令Word操作数
• 有两个或三个操作数读取的指令
• 从中断快速返回
• 使用并行存储和并行加载的算术指令
• 有条件存储指令
• CLKOUT的输出控制
• TOUT的输出控制
• 使用IDLE1，IDLE2和IDLE3的功耗控制指令
• Dual用于低功耗，快速Opera的1.8V（核心）和3.3V（I /O）电源tions
• 10-ns单周期定点指令
• 通过两个内部8个元素FIFO进行处理器间通信
• 12个直接存储器访问通道（DMA）无CPU负载的数据传输（每个子系统具有外部访问的六个通道）
• 具有128通道选择能力的六个多通道缓冲串行端口（McBSP）（每个子系统三个McBSP）
• 与外部存储器接口引脚复用的16位主机端口接口（HPI）
• 软件可编程锁相环（APLL）提供多种时钟选项（需要外部振荡器）
• 开基于芯片扫描的仿真逻辑，IEEE标准1149-1 （JTAG）边界扫描逻辑
• 两个软件可编程定时器（每个子系统一个）
• 软件可编程等待状态发生器（最多14个等待状态）
• 以144针低配置提供Quad Flatpack（LQFP）（PGE后缀）包

符合JEDEC和行业标准的组件认证，以确保在扩展的温度范围。这包括但不限于高加速应力测试（HAST）或偏压85/85，温度循环，高压釜或无偏HAST，电迁移，键合金属间寿命和模塑化合物寿命。此类鉴定测试不应被视为超出规定的性能和环境限制使用该组件的合理性。
IEEE标准1149.1-1990标准测试访问端口和边界扫描架构。