TMS320VC5503 定点数字信号处理器

TMS320VC5503定点数字信号处理器（DSP）基于TMS320C55x DSP生成CPU处理器内核。 C55x™DSP架构通过增加并行性和全面关注降低功耗来实现高性能和低功耗。 CPU支持内部总线结构，该结构由一个程序总线，三个数据读总线，两个数据写总线以及专用于外设和DMA活动的附加总线组成。这些总线能够在一个周期内执行最多三次数据读取和两次数据写入。并行地，DMA控制器每个周期最多可以执行两次数据传输，与CPU活动无关。

C55x CPU提供两个乘法累加（MAC）单元，每个单元能够支持17位×17-单个循环中的位乘法。额外的16位ALU支持中央40位算术/逻辑单元（ALU）。 ALU的使用受指令集控制，提供优化并行活动和功耗的能力。这些资源在C55x CPU的地址单元（AU）和数据单元（DU）中进行管理。

C55x DSP代支持可变字节宽度指令集，以提高代码密度。指令单元（IU）从内部或外部存储器执行32位程序提取，并为程序单元（PU）排队指令。程序单元解码指令，将任务指向AU和DU资源，并管理完全受保护的管道。预测分支功能可避免执行条件指令时的管道冲洗。

TMS320VC5503上的64K字节片上存储器足​​以满足许多手持设备，便携式GPS系统，无线扬声器电话，便携式PDA和游戏设备。这些设备中的许多通常需要64K字节或更少量的片上存储器，并且需要在待机模式下操作超过60％到70％的时间。对于需要超过64K字节片上存储器但小于128K字节存储器的应用，德州仪器（TI）提供TMS320VC5507器件，该器件基于TMS320C55x DSP内核。

通用 - 目的输入和输出功能以及10位A /D为LCD，键盘和媒体接口提供足够的状态，中断和位I /O引脚。并行接口以两种模式运行，既可以是使用HPI端口的微控制器的从属设备，也可以是使用异步EMIF的并行媒体接口。通过三个McBSP支持串行媒体。

5503外设集包括一个外部存储器接口（EMIF），可以无缝访问异步存储器，如EPROM和SRAM，以及高速，高密度诸如同步DRAM的存储器。其他外设包括实时时钟，看门狗定时器和I ² C多主机和从机接口。三个全双工多通道缓冲串行端口（McBSP）为各种行业标准串行设备提供无缝接口，并提供多达128个独立通道的多通道通信。增强型主机端口接口（HPI）是一个16位并行接口，用于为5503上的32K字节内部存储器提供主机处理器访问.HPI可配置为多路复用或非多路复用模式，以提供无缝接口各种主机处理器。 DMA控制器为六个独立的通道上下文提供数据移动，无需CPU干预，每个周期提供最多两个16位字的DMA吞吐量。还包括两个通用定时器，最多八个专用通用I /O（GPIO）引脚和数字锁相环（DPLL）时钟生成。

5503得到了业界的支持屡获殊荣的eXpressDSP™，Code Composer Studio™集成开发环境（IDE），DSP /BIOS™，德州仪器的算法标准以及业界最大的第三方网络。 Code Composer Studio IDE具有代码生成工具，包括C编译器和Visual Linker，模拟器，RTDX™，XDS510™仿真设备驱动程序和评估模块。 C55x DSP库还支持5503，它具有50多个基础软件内核（FIR滤波器，IIR滤波器，