完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
C6654 DSP是一款基于TI的KeyStone多核架构的最高性能定点/浮点DSP。该器件集成了创新的C66x DSP内核,可以高达TI的C6654 DSP提供了处理频率高达850MHz的累加DSP,并且实现了一套易于使用的低功耗平台,可供关键任务,医疗成像,测试和自动化等诸多需要高性能的应用领域的开发人员使用。此外,它还完全向后兼容所有现有的C6000系列定点和浮点DSP。
TI的KeyStone架构提供了一套集成有各类子系统(C66x内核,存储器子系统,外设和加速器)的可编程平台,并且采用多种创新组件和技术来最大限度改善器件内和器件间的通信,使得各种DSP资源能够高效且无缝地运作。一架构的核心是诸如多内核导航器的关键组件,这些组件可实现多种组件间的高效数据管理.TeraNet是一种可实现快速且无竞的内部数据移动的无阻塞交换结构。多内核共享存储器控制器可以不使用交换结构功能的情况下访问共享存储器和外部存储器。
对于定点运算,C66x内核的乘积累加(此外,C66x内核集成了浮点运算能力,原始计算性能处于行业领先水平,在850MHz工作频率下,每个内核能够达到27.2GMACS和13.6GFLOPS。个周期能够执行8次单精度浮点MAC运算,并且可执行双精度和混合精度运算,同时符合IEEE754标准.C66x新增了90条指令(相比C64x +内核),主要针对浮点运算和面向向量数学的处理。上述性能改进大大提升了常见DSP内核在信号处理,数学运算和图像采集功能方面的性能.C66x内核代码向后兼容TI的上一代C6000定点和浮点DSP内核,确保了软件的可移植性并缩短了软件开发周期,以便将应用程序移到更快的硬件中。
C6654 DSP集成了大量的片上存储器。除了32KB的L1程序和数据缓存之外,每个内核还有1024KB的专用存储器,可配置为映射的RAM或缓存。所有L2存储器均包含检错与纠错功能。该器件包含一个以1066MHz频率运行的32位DDR-3外部存储器接口(EMIF),用于快速访问外部存储器。
该系列支持多种高速标准接口,PCI Express Gen2和千兆以太网。它还包括I 2 C,UART,多通道缓冲串行端口(McBSP),通用并行端口和一个16位异步EMIF以及通用CMOS IO。
C6654器件具有一套完整的开发工具,其中包括一个增强型C编译器,一个用于简化编程和调度过程的汇编优化器,以及一个用于查看源代码执行的Windows®调试器接口。
所有商标均为其各自所有者的财产。
Applications |
DSP |
DSP MHz (Max) |
DSP GFLOPS |
Total On-Chip Memory (KB) |
On-Chip L2 Cache/RAM |
EMAC |
PCI/PCIe |
Serial I/O |
Operating Temperature Range (C) |
DRAM |
Other On-Chip Memory |
Hardware Accelerators |
Package Size: mm2:W x L (PKG) |
TMS320C6654 | TMS320C6652 | TMS320C6655 | TMS320C6657 |
---|---|---|---|
Grid Infrastructure Machine Vision | Machine Vision | Avionics & Defense Machine Vision | Avionics & Defense Communications Machine Vision |
1 C66x | 1 C66x | 1 C66x | 2 C66x |
750 850 | 600 | 1000 1250 | 1000 1250 |
12 13.6 | 9.6 | 16 20 | 32 40 |
1088 | 1088 | 2278 | 3200 |
1024 KB | 1024 KB | 1024 KB | 2048 KB |
10/100/1000 | N/A | 10/100/1000 | 10/100/1000 |
2 PCIe Gen2 | N/A | 2 PCIe Gen2 | 2 PCIe Gen2 |
I2C SPI UART UPP | I2C SPI UART UPP | Hyperlink I2C RapidIO SPI TSIP UART | Hyperlink I2C RapidIO SPI TSIP UART |
-40 to 100 0 to 85 | -40 to 100 0 to 85 | -40 to 100 0 to 85 | -40 to 100 0 to 85 |
DDR3 | DDR3 | DDR3 | DDR3 |
1024 KB | 1024 KB | 1024 KB | 1024 KB |
0 | 0 | TCP3d VCP2 | TCP3d VCP2 |
See datasheet (FCBGA) | See datasheet (FCBGA) | See datasheet (FCBGA) | See datasheet (FCBGA) |
无样片 |