TMS320C6652 固定和浮点数字信号处理器

C6654和C6652是基于TI KeyStone多核架构的高性能固定和浮点DSP。该器件采用全新的创新型C66x DSP内核，C6654的核心速度最高可达850 MHz，C6652则可达600 MHz。对于广泛应用的开发人员而言，C6654和C6652 DSP均可实现功耗高且易于使用的平台。此外，C6654和C6652 DSP完全向后兼容所有现有的C6000™系列固定和浮点DSP。

TI的KeyStone架构提供集成各种子系统的可编程平台（C66x内核，内存子系统） ，外围设备和加速器）并使用多种创新组件和技术来最大化设备内和设备间通信，从而使各种DSP资源高效，无缝地运行。这种架构的核心是诸如Multicore Navigator之类的关键组件，它允许在各种设备组件之间进行有效的数据管理。 TeraNet是一种无阻塞交换结构，可实现快速且无争用的内部数据移动。多核共享存储器控制器允许直接访问共享和外部存储器，而无需从交换结构容量中获取。

对于定点使用，C66x内核具有4倍C64x +内核的乘法累加（MAC）能力。此外，C66x内核集成了浮点功能，每核原始计算性能是业界领先的每核27.2 GMACS和每核13.6 GFLOPS（@ 850 MHz频率）。 C66x内核每个周期可以执行8个单精度浮点MAC操作，可以执行双精度和混合精度操作，符合IEEE 754标准。 C66x内核包含90条新指令（与C64x +内核相比），适用于浮点和矢量数学导向处理。这些增强功能可在信号处理，数学和图像采集功能中使用的流行DSP内核中实现相当大的性能提升。 C66x内核与TI上一代C6000固定和浮点DSP内核向后代码兼容，确保软件可移植性并缩短软件开发周期，以便应用程序迁移到更快的硬件。

C6654和C6652 DSP集成大量的片上存储器。除了32KB的L1程序和数据缓存外，还可以将1024KB的专用内存配置为映射的RAM或缓存。所有L2存储器都包含错误检测和错误纠正。为了快速访问外部存储器，该器件包括一个32位DDR-3外部存储器接口（EMIF），运行速率为1066 MHz，并支持ECC DRAM。

该系列支持多个高端标准接口，PCI Express Gen2和千兆以太网（C6652不支持PCIe和千兆以太网）。该系列DSP还包括I ² C，UART，多通道缓冲串行端口（McBSP），通用并行端口（uPP）和16位异步EMIF，以及通用CMOS IO。

C6654和C6652器件具有一整套开发工具，其中包括：增强型C编译器，简化编程和调度的汇编优化器，以及用于查看源代码执行的Windows®调试器界面。

TI的KeyStone多核架构为RISC和DSP内核与特定应用协处理器和I /O的集成提供了高性能结构。 KeyStone架构是同类产品中的第一款，可为所有处理内核，外设，协处理器和I /O的非阻塞访问提供足够的内部带宽。这个内部带宽通过四个主要硬件元素实现：多核导航器，TeraNet和多核共享内存控制器。

多核导航器是一种创新的基于数据包的管理器，可控制8192个队列。将任务分配给队列时，Multicore Navigator提供硬件加速分派，将任务定向到适当的可用硬件。基于分组的片上系统（SoC）使用TeraNet交换中心资源的两个Tbps容量来移动分组。多核共享内存控制器允许处理内核直接访问共享内存而无需从TeraNet的容量中获取，因此内存访问不会阻止数据包移动。