TCI6630K2L TCI6630K2L Multicore DSP+ARM KeyStone II System-on-Chip (SoC)

数据： TCI6630K2L 多核 DSP+ARM KeyStone II 片上系统 (SoC) 数据表 (Rev. E)

描述

TCI6630K2L通信基础设施KeyStone SoC属于基于TI新型KeyStone II多核SoC架构的C66x系列，是一款带有集成数字前端（DFE）的低功耗基带解决方案，可满足小型蜂窝无线基站在功耗，尺寸和成本方面的较严苛要求。在企业和微微基站中，该器件的ARM和DSP内核可以包括WCDMA /HSPA /HSPA +，TD -SCDMA，GSM，TDD-LTE，FDD-LTE和WiMAX在内的所有无线标准的开发平台上展现卓越的处理能力。

TI的KeyStone II架构提供了一套集成有各类子系统（ARM CorePac，C66x CorePac，IP网络，无线电层1,2和3以及传输处理）的可编程平台，并且采用了基于队列的通信系统，使得SoC资源能够高效且无缝地运作。这种独特的SoC架构中包含一个交换机，可交换机可以编程内核到专用协处理器和高速IO各种系统元素广泛融合，确保它们最高效率持运作。

TCI6630中附加的ARM CorePac能够实现对层2和层3的片上处理.Cortex-A15处理器可执行流量控制，本地运营和维护，NBAP /FP终止和SCTP处理等全部操作。

TI的C66x内核在不影响处理器速度，尺寸或功耗的前提下，将定点和浮点计算能力同时融入到了处理器中，可谓开创了DSP技术的新纪元此原始计算性能处于行业领先水平，在1.2GHz的工作频率下，每个内核能够达到38.4GMACS和19.2Gflops。此外，C66x还完全向后兼容C64x +器件的软件.C66x CorePac新增了90条指令，主要针对浮点运算（FPi）和面向向量数学（VPi）的处理。这些改进可在多天线4.8G信号处理中实现显着的性能提升，充分满足诸如MIMO与波束赋形等算法的需求。 /p>

TCI6630K2L包含许多无线基站协处理器，可为器件应对层1和层2基站的大量处理需求减轻负担。这可将内核解放出来，充分满足接收机算法以及其它差异化功能的需求。该SoC包含多个重要的协处理器，如FFTC与TCP3D等。用于实现高数据传输速率的关键协处理器是比特率协处理（BCP），该协处理器可处理整个下行链路位处理链和大部分接收位处理.SoC的架构元素（多核导航器）可确保在没有任何CPU干预或开销的情况下进行所有位处理，从而使系统能够实现其资源的最优化利用。

TI的可扩展多核SoC架构解决方案为开发人员提供了一系列软件兼容和硬件兼容的器件，以最大限度缩短开发时间并且重复使用从毫微微到宏的全部基站平台。

TCI6630K2L器件具有一套完整的开发工具，其中包括一个C编译器，一个用于简化编程和调度过程的汇编优化器，以及一个用于查看源代码执行的Windows调试器接口。

特性

4 个 TMS320C66x 数字信号处理器 (DSP) 内核子系统 (C66x CorePac)，每个具有
- 1.0GHz 或 1.2GHz C66x 定点/浮点 DSP 内核
  - 1.2GHz 时，定点运算速度达 38.4 GMacs/内核
  - 1.2GHz 时，浮点运算速度达 19.2 GFlops/内核
- 存储器
  - 每个 CorePac 具有 32K 字节的 L1P
  - 每个 CorePac 具有 32K 字节的 L1D
  - 每个 CorePac 具有 1024K 字节的本地 L2
ARM CorePac
- 两个 ARM Cortex-A15 MPCore 处理器频率高达 1.2GHz
- 两个 ARM 内核共享 1MB L2 缓存
- 完全执行 ARMv7-A 架构指令集
- 每个内核具有 32KB L1 指令和数据缓存
- AMBA 4.0 AXI 一致性扩展 (ACE) 主端口，与多核共享存储器控制器 (MSMC) 相连，可实现对共享的 MSMC 静态随机存取存储器 (SRAM) 的低延迟访问
多核共享存储器控制器 (MSMC)
- 4 个 DSP CorePac 和 1 个 ARM CorePac 共享 2MB SRAM 存储器
- MSM SRAM 与 DDR3_EMIF 的存储器保护单元
片上独立随机存取存储器 (RAM) (OSR) - 1MB 片上 SRAM 作为附加共享存储器
硬件协处理器
- 2 个 Turbo 解码器
  - 支持 WCDMA/HSPA/HSPA+/TD-SCDMA、LTE、LTE-A 和 WiMAX
  - 数据块大小为 6144 比特且迭代次数为 8 时，支持高达 282Mbps 的 LTE 速率；数据块大小为 5144 比特且迭代次数为 8 时，支持高达 206Mbps 的 LTE 速率
  - 低 DSP 开销 — 硬件交错表生成与 CRC 校验
- 4 个维特比 (Viterbi) 解码器
  - 支持高达 50Mbps 的速率（长度 9、速率 1/3、块大小 2500）
- 1 个 WCDMA 接收加速协处理器
  - 支持多达 8192 个相关器
- WCDMA 发送加速协处理器
  - 支持多达 2304 个传播器
- 两个快速傅立叶变换协处理器
  - 快速傅立叶变换 (FFT) 大小为 1024 时，支持高达 1200Msps 的速率
- 比特率协处理器
  - WCDMA/HSPA+、TD-SCDMA、LTE、LTE-A 和 WiMAX 上行链路和下行链路比特处理
  - 包括编码、速率匹配/解匹配、分段、多路复用等
  - 对于 LTE，分别支持高达 1525Mbps 的 DL 速率和高达 1030Mbsp 的 UL 速率；对于 WCDMA/TD-SCDMA，分别支持高达 784Mbps 的 DL 速率和高达 216Mbsp 的 UL 速率
多核导航器
- 具有队列管理器的 8K 多用途硬件队列
- 基于数据包的直接内存访问 (DMA) 支持零开销传输
网络协处理器
- 数据包加速器可支持
  - 传输面 IPsec，GTP-U，SCTP，PDCP
  - L2 用户面 PDCP（RoHC、无线加密）
  - 每秒 1.5M 数据包速率下的线速吞吐量达 1Gbps
- 安全加速器引擎可支持
  - IPSec、SRTP、3GPP 与 WiMAX 无线接口，以及 SSL/TLS 安全性、
  - ECB、CBC、CTR、F8、A5/3、CCM、GCM、HMAC、CMAC、GMAC、AES、DES、3DES、Kasumi、SNOW 3G、SHA-1、SHA-2（256 位散列）、MD5、ZUC、ZUC-MAC
  - 高达 6.4Gbps 的 IPSec 和 3Gbps 的空中加密
- 以太网子系统
  - 4 个串行千兆位介质无关接口 (SGMII) 端口开关
8 个 Rake/搜索加速器 (RSA)，支持
- 对 WCDMA Rel'99、HSDPA 和 HSDPA+ 进行芯片速率处理
- 雷德密勒 (Reed-Muller) 解码
外设
- 数字前端 (DFE) 子系统
  - 支持多达四通道 JESD204A/B（最大线速率为 7.37Gbps）多个数据转换器接口
  - 集成了数字下/上变频 (DDC/DUC)、波峰因数降低 (CFR) 以及数字预失真 (DPD) 模块
- IQNet 子系统
  - 通过基于串行解串器的双通道天线接口链路 (AIL) 传输基带天线流
  - 将基带天线流传输至集成数字前端 (DFE)
  - 运行速率高达 9.83Gbps
  - 符合面向 3G/4G（WCDMA、LTE TDD、LTE FDD、TD-SCDMA 和 WiMAX）的 OBSAI RP3 与 CPRI 标准
- 2 个单通道 PCIe Gen2 接口
  - 支持高达 5Gbaud 的传输速率
- 3 个增强型直接存储器存取 (EDMA) 控制器
- 72 位 DDR3 接口，速度高达 1600MHz
- EMIF16 接口
- USB 3.0 接口
- 通用用户识别模块 (USIM) 接口
- 4 个通用异步收发器 (UART) 接口
- 3 个 I²C 接口
- 64 个通用输入输出 (GPIO) 引脚
- 3 个串行外设接口 (SPI) 接口
- 信号量模块
- 14 个 64 位定时器
商用温度范围：
- 0ºC 至 100ºC
扩展温度范围：
- -40ºC 至 100ºC