DRA793 适用于音频放大器且带 DSP 的 500MHz ARM Cortex-A15 SoC 处理器

DRA79x处理器提供538球，17×17毫米，0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel™阵列（VCA）技术，球栅阵列（BGA）封装。

该架构旨在通过经济高效的解决方案为汽车协处理器，混合无线电和放大器应用提供高性能并发，从DRA75x（“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 Ex“），DRA74x”Jacinto 6“，DRA72x”Jacinto 6 Eco“和DRA71x”Jacinto 6 Entry“系列信息娱乐处理器。

可编程性由具有Neon™扩展的单核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核提供。 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开，从而降低系统软件的复杂性。

此外，TI还为Arm提供了一整套开发工具， DSP，包括C编译器和用于查看源代码执行的调试接口。

所有设备都提供加密加速。高安全性（HS）设备上提供了所有其他受支持的安全功能，包括对安全启动，调试安全性和对可信执行环境的支持的支持。有关HS设备的更多信息，请联系您的TI代表。

DRA79x Jacinto 6 RSP（无线电声音处理器）设备系列符合AEC-Q100标准。

设备具有简化的电源轨映射，可实现更低成本的PMIC解决方案。

DRA79x处理器采用538球，17×17 mm，0.65 mm球间距（可使用0.8 mm间距规则）采用Via Channel™阵列（VCA）技术，球栅阵列（BGA）封装的信号。

该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发，提供完整的可扩展性来自DRA75x（“Jacinto 6EP”和“Jacinto 6 Ex”），DRA74x“Jacinto 6”和DRA72x“Jacinto 6 Eco”系列信息娱乐处理器。

可编程性由具有Neon™扩展的单核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核提供。 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开，从而降低系统软件的复杂性。

此外，TI还为Arm和DSP提供了一整套开发工具，包括C编译器和用于查看源代码执行的调试接口。

所有设备都提供加密加速。所有其他受支持的安全功能，包括对安全启动，调试安全性和对可信执行环境的支持的支持，都可在高安全性（HS）设备上使用。有关HS器件的更多信息，请联系您的TI代表。

DRA79x Jacinto 6Entry处理器系列符合AEC-Q100标准。

器件功能简化了电源轨映射可实现更低成本的PMIC解决方案。