CD74HC40103-EP 增强型产品高速 Cmos 逻辑 8 级同步减计数器

CD74HC40103采用高速硅栅技术制造，由一个8级同步降压计数器和一个单输出组成，当有内部计数为零。该器件包含一个8位二进制计数器。每个器件都有控制输入，用于启用或禁用时钟，清除计数器的最大计数，以及同步或异步预置计数器。所有控制输入和端子计数（TC）\输出均为低电平有效逻辑。

在正常操作中，计数器在时钟（CP）输出的每个正跳变中递减一个计数。当端子使能（TE）\输入为高电平时，禁止计数。如果TE \为低电平，则TC \变为低电平，并且在一个完整的时钟周期内保持低电平。

当同步预置使能（PE）\输入为低电平时，P0-处的数据无论TE \的状态如何，P7输入在下一个正时钟转换时计时到计数器。当异步预置使能（PL）\输入为低电平时，无论PE \，TE \或CP输入的状态如何，P0-P7输入异步的数据都被强制进入计数器。输入P0-P7代表CD74HC40103的单个8位二进制字。当主复位（MR）\输入为低电平时，无论其他任何输入的状态如何，异步计数器都将被清除为其最大计数255 ₁₀ 。控制输入​​之间的优先关系在真值表中指示。

如果除了TE \之外的所有控制输入在零计数时都为高，则计数器跳转到最大计数，计数序列为100 ₁₆ 或256 ₁₀ 时钟脉冲长。

CD74HC40103可以使用TE \输入和TC \输出以同步或纹波模式级联。这些电路具有通常与CMOS电路相关的低功耗，但速度可与低功耗肖特基TTL电路相媲美，并可驱动多达10个LSTTL负载。