CD54HC40103 高速 CMOS 逻辑 8 级同步减计数器

?? HC40103和CD74HCT40103采用高速硅栅技术制造，由8级同步降压计数器和单输出组成，当有单输出时有效内部计数为零。 40103包含一个8位二进制计数器。每个控制输入都有控制输入，用于启用或禁用时钟，清除计数器的最大计数，以及同步或异步预置计数器。所有控制输入和TC \输出均为低电平有效逻辑。

在正常操作中，计数器在CLOCK（CP）的每个正跳变中递减一个计数。当TE \输入为高时，禁止计数。如果TE输入为低电平，当计数达到零时，TC \输出变为低电平，并在一个完整的时钟周期内保持低电平。

当PE输入为低电平时，P0-P7输入的数据无论TE \输入的状态如何，都会在下一个正时钟转换时计入计数器。当PL \输入为低电平时，无论PE \，TE \或CLOCK输入的状态如何，P0-P7输入的数据都被异步强制进入计数器。输入P0-P7表示40103的单个8位二进制字。当MR输入为低电平时，计数器被异步清除为其最大计数255 ₁₀ ，无论其他任何状态如何输入。控制输入​​之间的优先关系在真值表中指示。

如果除了TE \之外的所有控制输入在零计数时都是高电平，计数器将跳转到最大计数，给出计数序列100 ₁₆ 或256 ₁₀ 时钟脉冲长。

40103可以使用TE \输入和TC \输出级联，在同步或波纹模式。这些电路具有通常与CMOS电路相关的低功耗，但速度可与低功率肖特基TTL电路相媲美，并可驱动多达10个LSTTL负载。