完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
数据: Dual D-Type Positive Edge Triggered Flip Flop With Clear And Preset 数据表
SN74HC74器件包含两个独立的D型正边沿触发触发器。预设的低级别( PRE )或clear( CLR )输入设置或重置输出,无论其他输入的水平如何。当 PRE 和 CLR 处于非活动状态(高)时,数据(D)输入的数据满足建立时间要求将转移到时钟(CLK)脉冲正向边沿的输出。时钟触发发生在电压电平,并且与CLK的上升时间没有直接关系。在保持时间间隔之后,可以更改D输入的数据,而不会影响输出的电平。
(1) 符合JEDEC和行业标准的元件认证,确保在扩展温度范围内可靠运行。这包括但不限于高加速应力测试(HAST)或偏压85/85,温度循环,高压釜或无偏HAST,电迁移,键合金属间寿命和模塑化合物寿命。此类鉴定测试不应被视为超出规定的性能和环境限制使用该组件的合理性。
Technology Family |
VCC (Min) (V) |
VCC (Max) (V) |
Bits (#) |
F @ Nom Voltage (Max) (Mhz) |
ICC @ Nom Voltage (Max) (mA) |
tpd @ Nom Voltage (Max) (ns) |
Input Type |
3-State Output |
IOL (Max) (mA) |
Output Type |
Rating |
Operating Temperature Range (C) |
Package Group |
Package Size: mm2:W x L (PKG) |
SN74HC74-EP | SN54HC74 | SN74HC74 | SN74HC74-Q1 |
---|---|---|---|
HC | HC | HC | HC |
2 | 2 | 2 | 2 |
6 | 6 | 6 | 6 |
2 | 2 | 2 | 2 |
28 | 28 | 28 | 28 |
0.04 | 0.04 | 0.04 | 0.04 |
37 | 37 | 37 | 37 |
CMOS | CMOS | CMOS | CMOS |
No | No | No | No |
5.2 | 5.2 | 5.2 | 5.2 |
CMOS | CMOS | CMOS | CMOS |
HiRel Enhanced Product | Military | Catalog | Automotive |
-55 to 125 | -55 to 125 | -40 to 85 | -40 to 125 |
TSSOP | CDIP CFP LCCC | PDIP SO SOIC SSOP TSSOP | SOIC TSSOP |
14TSSOP: 32 mm2: 6.4 x 5(TSSOP) | See datasheet (CDIP) See datasheet (CFP) 20LCCC: 79 mm2: 8.89 x 8.89(LCCC) | See datasheet (PDIP) 14SO: 80 mm2: 7.8 x 10.2(SO) 14SOIC: 52 mm2: 6 x 8.65(SOIC) 14SSOP: 48 mm2: 7.8 x 6.2(SSOP) 14TSSOP: 32 mm2: 6.4 x 5(TSSOP) | 14SOIC: 52 mm2: 6 x 8.65(SOIC) 14TSSOP: 32 mm2: 6.4 x 5(TSSOP) |
无样片 |