SN54LVTH374 具有三态输出的八路边沿 D 类触发器

这些八进制触发器专为低压（3.3 V）V _CC 操作而设计，但具有此功能为5 V系统环境提供TTL接口。

?? LVTH374器件的8个触发器是边沿触发的D型触发器。在时钟（CLK）输入的正跳变时，Q输出设置为在数据（D）输入端设置的逻辑电平。

缓冲输出使能（OE）输入可以是用于将八个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE \不会影响触发器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。

当V _CC 介于0和1.5 V之间时，设备处于上电或断电期间的高阻态。但是，为了确保1.5 V以上的高阻态，OE \应通过上拉电阻连接到V _CC ;电阻的最小值由驱动器的电流吸收能力决定。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。

这些器件完全适用于使用I _off 和上电3态的热插拔应用。 I _off 电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置于高阻态，从而防止驱动器冲突。