SN54LS166A 并联负载 8 位移位寄存器

'166和'LS166A 8位移位寄存器与大多数其他TTL逻辑系列兼容。所有'166和'LS166A输入均经过缓冲，分别将驱动要求降低到54/74系列或54LS /74LS系列标准负载。输入钳位二极管可最大限度地减少开关瞬变并简化系

这些并行输入或串行输入，串行输出移位寄存器在单片芯片上具有77个等效门的复杂性。它们具有门控时钟输入和覆盖清晰输入。并联或串联模式由移位/负载输入建立。当为高电平时，该输入使能串行数据输入，并将8个触发器与每个时钟脉冲串行移位耦合。低电平时，并联（宽边）数据输入使能，下一个时钟脉冲发生同步加载。在并行加载期间，禁止串行数据流。时钟通过双输入正或非门在时钟脉冲的低到高电平边沿完成，允许一个输入用作时钟使能或时钟禁止功能。将任一时钟输入保持为高电平会禁止时钟;保持低电平使能另一个时钟输入。当然，这允许系统时钟自由运行，并且可以通过另一个时钟输入停止寄存器。仅当时钟输入为高电平时，时钟禁止输入才应更改为高电平。缓冲的直接清除输入会覆盖所有其他输入，包括时钟，并将所有触发器设置为零。