SM320C6457-HIREL 通信基础设施数字信号处理器

的TMS320C64x +™DSP（包括SM320C6457-HIREL器件）是TMS320C6000DSP平台上的高性能定点DSP系列产品.SM320C6457-HIREL器件基于德州仪器（TI）开发的第3代高性能，高级VelociTI超长指令字（VLIW）架构，这使得该系列DSP非常适合包括视频和电信基础设施，成像/医疗以及无线基础设施（WI）在内的各类应用。 C64x +器件向上代码兼容属于C6000™DSP平台的早期器件。

基于65nm的工艺技术以及凭借高达96亿条指令每秒（MIPS）[或9600 16位MMAC每周期]的性能（ 1.2GHz的时钟速率时），SM320C6457-HIREL器件提供了一套应对高性能DSP编程挑战的经济高效型解决方案.SM320C6457-HIREL DSP可以灵活地利用高速控制器以及阵列处理器的数值计算能力。

C64x + DSP内核采用8个功能单元，2个寄存器文件以及2个数据路径。与早期C6000器件一样，其中2个功能单为乘法器或.M单元.C64x内核每个时钟周期执行4次16位×16位乘法累加，相比之下，C64x + .M单元的乘法吞吐量可增加一倍。因此，C64x +内核每个周期可以执行8次16位×16位MAC。采用1.2GHz时钟速率时，这意味着每秒可以执行9600次16位MMAC。此外，C64x +内核上的每个乘法器每个时钟周期可以计算1次32位×32位MAC或4次8位×8位MAC。

SM320C6457-HIREL器件含有串行RapidIO®。该高带宽外设可用板上包含多个DSP的应用（例如，视频和电信基础设施以及医疗/成像）显着提升系统性能并降低系统成本。

SM320C6457-HIREL DSP集成有大量的片上存储器，构成一个第2级存储器系统.SM320C6457-HIREL器件上的1级（L1）程序存储器和数据存储器的大小均为32KB。该存储器可以配置为映射RAM，缓存或二者的某种组合。当配置为缓存时，L1程序存储器（L1P）是一个直接映射缓存，而L1数据存储器（L1D）是一个2路组相连缓存.2级（L2）存储器由程序空间和数据空间共享，大小为2048KB.L2存储器也可以配置为映射RAM ，缓存或二者的某种组合.L2可配置为高达1MB的缓存。此外，C64x +超级模块还具有32位外设配置（CFG）端口，内部DMA（IDMA）控制器，具有复位/启动控制的系统组件，中断/异常控制，掉电控制以及用于时间戳的自由运行32位定时器。

外设集包括：1个内部集成电路总线模块（I ^{2 < /sup> C）; 2个多通道缓冲串行端口（McBSP）; 1个用于异步传输模式（ATM）从[UTOPIA从器件]端口的8位通用测试和运行PHY接口; 2个64位通用定时器（也可配置为4个32位定时器）; 1个用户可配置的16位或32位主机端口接口（HPI16 /HPI32）; 1个支持可编程中断/事件生成模式的16引脚通用输入/输出端口（GPIO）; 1 10/100/1000以太网介质访问控制器（EMAC）（可在SM320C6457-HIREL DSP内核处理器和网络之间提供一个高效接口）; 1个管理数据输入/输出（MDIO）模块（也属于EMAC，可以连续轮询全部32个MDIO地址以枚举系统内的所有PHY器件）; 1个可连接同步和异步外设的无缝外部存储器接口（64位EMIFA）;以及1个32位DDR2 SDRAM接口。}

所有商标均为其各自所有者的财产。

SM320C6457-HIREL器件具有3个高性能嵌入式协处理器[1个增强型维特比解码器协处理器（VCP2）和2个增强型Turbo解码器协处理（TCP2_A和TCP2_B）]，可以显着加速片上的通道解码操作.VCP2的运行速度为CPU时钟的三分之一，可以解码超过694个7.95Kbps自适应多速率（AMR）[K = 9，R = 1/3]语音通道.VCP2支持约束长度K = 5,6,7,8和9，比率R = 3 /4,1 /2,1 /3,1 /4和1/5以及灵活的多项式，同时能够生成硬决策或软决策。每个运行速度为CPU时钟三分之一的TCP2可以解码多达50个384Kbps或8个2Mbps Turbo编码通道（假设6次迭代）.TCP2实现max * log- map算法，旨在支持第三代合作项目（3GPP和3GPP2）所需的全部多项式和比率，且支持完全可编程的帧长和Turbo交错。解码参数，例如迭代次数以及停止标准，也都可编程.VCP2 /TCP2与CPU之间通过EDMA3控制器进行通信

SM320C6457-HIREL器件配有一套完整的开发工具，其中包括：新款Ç编译器，用于简化编程和调度过程的汇编优化器以及用于查看源代码执行的Windows调试器接口。