0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

TL16C550D 具有自动流控制的异步通信元件

数据:

描述

TL16C550D和TL16C550DI是TL16C550C异步通信元件(ACE)的速度和工作电压升级(但功能等同物),后者又具有功能升级TL16C450。功能上与TL16C450上电(字符或TL16C450模式)相同,TL16C550D和TL16C550DI(如TL16C550C)可以置于备用FIFO模式。这通过缓冲接收和传输的字符来减轻CPU过多的软件开销。接收器和发送器FIFO最多可存储16个字节,包括接收器FIFO每字节的三个附加错误状态位。在FIFO模式下,有一个可选择的自动流控制功能,可以使用 RTS 输出和 CTS 输入信号。

TL16C550D和TL16C550DI对从外围设备或调制解调器接收的数据执行串行到并行转换,并行转换为对从其CPU接收的数据进行串行转换。 CPU可以随时读取ACE状态。 ACE包括完整的调制解调器控制功能和处理器中断系统,可以对其进行定制,以最大限度地减少通信链路的软件管理。

TL16C550D和TL16C550DI ACE都包含一个可编程的波特率发生器,能够划分参考时钟由除数从1到65535,并为内部发送器逻辑产生16×参考时钟。包括使用该16×时钟作为接收器逻辑的规定。 ACE最高可支持1.5 Mbaud串行速率(24 MHz输入时钟),因此位时间为667 ns,典型字符时间为6.7 ms(起始位,8位数据位,停止位)。

TL16C550D和TL16C550DI上的两个TL16C450终端功能已更改为 TXRDY RXRDY ,为DMA控制器提供信号。

TL16C550D采用缩减引脚数封装,32引脚RHB封装。这是通过消除某些应用程序不需要的信号来实现的。这些包括CS0,CS1, ADS ,RD2,WR2和RCLK输入信号以及DDIS, TXRDY RXRDY OUT1 OUT2 BAUDOUT 输出信号。 BAUDOUT 和RCLK之间存在内部连接。

TL16C550D的所有功能都保留在RHB封装中。

TL16C550D采用精简引脚数封装,采用24引脚ZQS封装。这是通过消除某些应用程序不需要的信号来实现的。这些包括CS0,CS1, ADS ,RD2,WR2, DSR RI DCD ,以及RCLK输入信号和DDIS, TXRDY RXRDY OUT1 OUT2 DTR BAUDOUT 输出信号。 BAUDOUT 和RCLK之间存在内部连接。

TL16C550D的大多数功能都保留在ZQS封装中,但涉及消除信号的除外。

特性

  • 可编程自动 - RTS 和Auto- CTS
  • 在Auto- CTS 模式下,CTS控制变送器
  • 在Auto- RTS 模式,RCV FIFO内容
    和阈值控制 RTS
  • 串行和调制解调器控制输出直接驱动RJ11电缆当设备处于同一个电源跌落时
  • 能够运行所有现有的TL16C450软件
  • 复位后,所有寄存器与
    TL16C450寄存器组相同
  • 高达1.5-Mbaud的高达24 MHz时钟速率
    使用V CC进行操作 = 5 V
  • 最高20 MHz时钟频率,最高1.25 Mbaud
    操作使用V CC = 3.3 V
  • 最多48 -MHz时钟速率,最高3 Mbaud
    使用V CC = 3.3 V(仅限ZQS封装,除数= 1)
  • 最高40 MHz时钟速率,最高2.5 Mbaud
    使用V CC = 3.3 V运行(仅限ZQS封装,
    除数≥2)
  • 最高16 MHz时钟速率,最高1 Mbaud
    使用V CC = 2.5 V
  • In操作TL16C450模式,保持和移位寄存器消除了CPU和串行数据之间精确同步的需要
  • 可编程波特率发生器允许将任何输入分频 - 参考时钟1到(2 < sup> 16 ?? 1)并生成内部16×时钟
  • 标准异步通信位(启动,停止和奇偶校验)
    从串行数据流中添加或删除< /li>
  • 5 V,3.3 V和2.5 V操作
  • 独立接收器时钟输入
  • 发送,接收,线路状态和数据集
    中断独立控制
  • 完全可编程串行接口特性:
    • 5-,6-,7-或8-位字符
    • 偶数,奇数 - 或无奇偶校验位生成和De
    • 1-,1 = - ,或2位停止位生成
    • 波特生成(直流至1 Mbit /s)
  • 虚假启动位检测
  • 完整的状态报告功能
  • 双向数据总线和控制总线的三态输出TTL驱动功能
  • 断线生成和检测
  • 内部诊断功能:
    • 通信链路故障隔离的环回控制
    • 中断,奇偶校验,溢出和成帧错误模拟
  • 完全优先中断系统控制
  • 调制解调器控制功能( CTS RTS DSR DTR ,< span style =“text-decoration:overline”> RI , DCD
  • 48-pin PT中可用, 48引脚PFB,32引脚RHB,
    和24引脚ZQS封装

参数 与其它产品相比 UART

 
Number of Channels (#)
FIFOs (bytes)
Rx FIFO Trigger Levels (#)
Tx FIFO Trigger Levels (#)
Programmable FIFO Trigger Levels
CPU Interface
Baud Rate (max) at Vcc = 1.8V and with 16X Sampling (Mbps)
Baud Rate (max) at Vcc = 2.5V and with 16X Sampling (Mbps)
Baud Rate (max) at Vcc = 3.3V and with 16X Sampling (Mbps)
Baud Rate (max) at Vcc = 5.0V and with 16X Sampling (Mbps)
Operating Voltage (V)
Auto RTS/CTS
Rating
Operating Temperature Range (C)
Package Group
TL16C550D TL16C2550 TL16C2552 TL16C554A
1     2     2     4    
16     16     16     16    
4     4     4     4    
N/A     N/A     N/A     N/A    
No     No     No     No    
X86     X86     X86     X86    
N/A     0.625     0.625     N/A    
1     1     1     N/A    
1.25
2.5
3    
1.25     1.25     1    
1.5     1.5     1.5     1    
2.5
3.3
5    
1.8
2.5
3.3
5    
1.8
2.5
3.3
5    
3.3
5    
Yes     Yes     Yes     Yes    
Catalog     Catalog     Catalog     Catalog    
-40 to 85
0 to 70    
-40 to 85
0 to 70    
-40 to 85
0 to 70    
-40 to 85
0 to 70    
BGA MICROSTAR JUNIOR
LQFP
TQFP
VQFN    
TQFP
VQFN    
PLCC     LQFP
LQFP
PLCC    

方框图 (1)

技术文档

数据手册(1)
元器件购买 TL16C550D 相关库存