完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
TL16C2550是双通用异步接收器和发送器(UART)。它集成了两个TL16C550D UART的功能,每个UART都有自己的寄存器组和FIFO。两个UART仅共享数据总线接口和时钟源,否则它们独立运行。 uart函数的另一个名称是异步通信元素(ACE),这些术语可以互换使用。本文档的大部分内容描述了每个ACE的行为,并了解TL16C2550中包含两个这样的设备。
每个ACE都是TL16C550C的速度和电压范围升级,而TL16C550则是TL16C450的功能升级。在上电或复位(单字符或TL16C450模式)时,功能相当于TL16C450,每个ACE都可以置于备用FIFO模式。这通过缓冲接收和传输的字符来减轻CPU过多的软件开销。每个接收器和发送器在其各自的FIFO中存储多达16个字节,接收FIFO包括每个字节三个附加位用于错误状态。在FIFO模式下,可选择的自动流控制功能可以通过使用 RTS 输出和 CTS 输入,从而消除了接收FIFO中的溢出。
每个ACE对从外围设备或调制解调器接收的数据执行串行到并行转换并行数据存储在其接收缓冲区或FIFO中,每个ACE在将并行数据存储到其发送缓冲区或FIFO中后,对从其CPU发送的数据执行并行到串行转换。 CPU可以随时读取ACE的状态。每个ACE都包含完整的调制解调器控制功能和可根据应用定制的处理器中断系统。
每个ACE都包含一个可编程波特率发生器,能够将参考时钟与1到65535的除数分开,从而产生一个16×内部参考时钟,用于发送器和接收器逻辑。每个ACE最高可容纳1.5 Mbaud串行数据速率(24 MHz输入时钟)。作为参考点,该速度将产生667 ns的位时间和6.7μs的字符时间(对于8,N,1个串行数据),内部时钟以24 MHz运行。
每个ACE具有 TXRDY 和 RXRDY 输出,可用于连接DMA控制器。
Number of Channels (#) |
FIFOs (bytes) |
Rx FIFO Trigger Levels (#) |
Tx FIFO Trigger Levels (#) |
Programmable FIFO Trigger Levels |
CPU Interface |
Baud Rate (max) at Vcc = 1.8V and with 16X Sampling (Mbps) |
Baud Rate (max) at Vcc = 2.5V and with 16X Sampling (Mbps) |
Baud Rate (max) at Vcc = 3.3V and with 16X Sampling (Mbps) |
Baud Rate (max) at Vcc = 5.0V and with 16X Sampling (Mbps) |
Operating Voltage (V) |
Auto RTS/CTS |
Rating |
Operating Temperature Range (C) |
Package Group |
TL16C2550 | TL16C2552 | TL16C550D | TL16C554A |
---|---|---|---|
2 | 2 | 1 | 4 |
16 | 16 | 16 | 16 |
4 | 4 | 4 | 4 |
N/A | N/A | N/A | N/A |
No | No | No | No |
X86 | X86 | X86 | X86 |
0.625 | 0.625 | N/A | N/A |
1 | 1 | 1 | N/A |
1.25 | 1.25 | 1.25 2.5 3 | 1 |
1.5 | 1.5 | 1.5 | 1 |
1.8 2.5 3.3 5 | 1.8 2.5 3.3 5 | 2.5 3.3 5 | 3.3 5 |
Yes | Yes | Yes | Yes |
Catalog | Catalog | Catalog | Catalog |
-40 to 85 0 to 70 | -40 to 85 0 to 70 | -40 to 85 0 to 70 | -40 to 85 0 to 70 |
TQFP VQFN | PLCC | BGA MICROSTAR JUNIOR LQFP TQFP VQFN | LQFP LQFP PLCC |