TSB12LV01B 用于电信的高性能 1394 3.3V 链路层，嵌入式工业应用，32 位置 I/F，2kb FIFO

TSB12LV01B是IEEE 1394-1995标准（从现在开始仅称为1394）高速串行总线链路层控制器，允许易于集成到I /O子系统中。 TSB12LV01B提供高性能IEEE 1394-1995接口，能够在32位主机总线，1394 PHY链路接口和连接到本地总线接口的外部设备之间传输数据。 1394 PHY-link接口提供与1394物理（PHY）层设备的连接，并由链路层控制器（LLC）提供支持。 LLC提供控制，用于在FIFO和PHY链路接口之间以100 Mbits /s，200 Mbits /s和400 Mbits /s的速率发送和接收1394分组数据。 TSB12LV01B发送和接收正确格式化的1394数据包，并生成并检查32位循环冗余校验（CRC）。 TSB12LV01B能够作为循环主站，支持在两个通道上接收等时数据。 TSB12LV01B具有通用的32位主机总线接口，可连接大多数32位主机。 LLC还提供从物理层设备接收状态以及通过应用软件访问物理层控制和状态寄存器的功能。提供内部2K字节存储器，可配置为多个可变大小的FIFO，无需外部FIFO。用户可以配置单独的FIFO，以支持通用的1394接收，异步发送和同步发送传输操作。这些功能是通过适当调整通用接收FIFO（GRF），异步发送FIFO（ATF）和同步发送FIFO（ITF）来实现的。

TSB12LV01B是TSB12LV01A的一个版本，具有增强功能和更正。它的引脚与TSB12LV01A兼容，具有下述限制。它还与下面提到的扩展软件兼容。

TSB12LV01A的所有勘误项目都已修复，并且已经进行了以下功能增强：

• 两个新内部寄存器已在CFR地址40h和44h添加。 主机总线控制寄存器位于40h， Mux控制寄存器 @ 44h在3.2节中介绍。
• 三个可编程通用输出引脚已在添加。 1.3节中提供了详细说明。
• 已经进行了几次引脚更改。请参阅 TSB12LV01A至TSB12LV01B转换文档，TI文献编号SLLA081，日期为2000年5月。

但是，TSB12LV01A器件中没有三个限制：< /p>

• 如果占空比距离50-50点小于5％，TSB12LV01B可能只能使用50 MHz主机接口时钟（BCLK）工作（即占空比必须为50％）在45-55％之内）。对于47 MHz或更低的主机时钟频率，40-60％的占空比时钟是可以接受的。
• TSB12LV01B在PHY链路接口上没有总线保持器单元。
• As移除总线支架单元后，ISO \ pin（引脚69）被TSB12LV01B上的Vcc引脚替换。

本文档不打算作为1394的教程。 ;用户可参考IEEE 1394-1995串行总线标准，了解有关1394高速串行总线的详细信息。