TLK6002 2 通道 0.47Gbps 至 6.25Gbps 多速率收发器

TLK6002是多千兆位收发器产品组合的一员，旨在用于超高速双向点对点数据传输系统。它专门用于基站RRH（远程无线电头）应用，但也可用于其他高速应用。 TLK6002支持0.470 Gbps至6.25 Gbps的串行接口速度。速率支持包括使用单个固定参考时钟频率（122.88 MHz或153.6 MHz）的所有CPRI和OBSAI速率（0.6144 /0.768 /1.2288 /1.536 /2.4576 /3.072 /4.9152 /6.144 Gbps）。

TLK6002 20位并行接口采用1.5V或1.8V HSTL单端格式。 20位接口允许并行端的低速信号，因此可以在系统设计中使用低成本FPGA。并行接口可以编程为SDR（单数据速率）或DDR（双数据速率）模式。线路速率可以设置为满（≤6.25Gbps），半（≤3.75Gbps），四分之一（≤1.88Gbps）或第八（≤0.94Gbps）。可以使用器件输入或软件控制寄存器设置线速率。

TLK6002作为物理层接口器件执行并行到串行，串行到并行和时钟提取的数据转换。串行收发器接口的最大串行数据速率为6.25 Gbps。

TLK6002在其并行发送和接收数据总线上接受单端HSTL信号。如果内部8B /10B编码和解码被使能，则TCL /B_ [19：0]被TXCLK_A /B锁存并发送到内部8b /10b编码器，其中产生的编码字被串行化并使用线路时钟差分传输以期望的线速率从SERDES参考时钟导出。如果禁用内部编码和解码，则TDA /B_ [19：0]被定义为20位数据被串行化并根据所需的线路速率进行未经修改的传输。

接收方向执行串行输入串行数据的并行转换，将得到的20位并行数据与恢复的字节时钟（RXCLK_A /B）同步。可选的解码接收数据可在RDA /B_ [19：0]输出信号上获得。

串行发送器和接收器使用带集成终端电阻的差分电流模式逻辑（CML）实现。

TLK6002提供两个本地（并行侧）和两个远程（串行侧）环回模式，用于自检和系统诊断。

TLK6002具有集成的信号丢失（LOS）检测功能功能，在串行输入信号没有足够电压幅度（≤75mV _dfpp ）的条件下置位。注意，当使能接收数据通路数据的信号丢失失败时（输入位6.6），输入信号必须≥150mV _dfpp 。