完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
TLK10002器件是一款双通道,多速率收发器,适用于高速双向点对点数据传输系统。它特别支持无线基站远程无线电头(RRH)应用,但也可用于其他高速应用。它支持从1.2288 Gbps到9.8304 Gbps的所有CPRI和OBSAI速率。
TLK10002在其低速(LS)侧数据输入上执行8B /10B编码数据流的1:1,2:1和4:1序列化。序列化的8B /10B编码数据在高速(HS)侧输出上呈现。同样,TLK10002对其高速侧数据输入上的8B /10B编码数据流执行1:1,1:2和1:4的串行化。经过反序列化的8B /10B编码数据显示在低速侧输出上。根据序列化或反序列化比率,低速侧数据速率的范围可以从0.5 Gbps到5 Gbps,高速侧数据速率可以在1 Gbps到10 Gbps的范围内。低速和高速侧数据输入和输出均为差分电流模式逻辑(CML)类型的集成终端电阻。在1:1模式下,输入可以是原始(非8B /10B编码)数据,允许通过设备传输PRBS数据。
TLK10002执行数据序列化或反序列化和时钟提取物理层接口设备。提供灵活的时钟方案以支持各种操作。它们包括对从高速侧恢复的外部抖动清除时钟的时钟支持。
TLK10002提供两种低速侧和两种高速侧环回模式,用于自我测试和系统诊断目的。
TLK10002内置模式生成和验证,有助于系统测试。低速端支持PRBS 2 7 -1,2 23的生成和验证 -1,和2 31 -1模式。除了PRBS模式之外,高速侧还支持高,低,混合和CRPAT长短模式生成和验证。
TLK10002具有集成的信号丢失(LOS)检测功能高速和低速两侧。在输入差分电压摆幅小于LOS断言阈值的条件下,LOS置位。输入差分电压摆幅必须超过要清除的LOS条件的失效阈值。
每个通道的通道对齐是通过低速侧接口上实现的专有通道对齐方案实现的。接口上游链路伙伴设备需要实现通道对齐方案以进行正确的链路操作。在实现通道对齐后,正常链接操作才会恢复。
两个TLK10002通道完全独立。它们可以使用不同的参考时钟,不同的数据速率,以及不同的序列化或反序列化。
TLK10002的低速端是与位于同一本地物理系统的FPGA或ASIC接口的理想选择。高速侧是通过光纤,电缆或背板接口与远程系统连接的理想选择。 TLK10002支持与SFP和SFP +光模块配合使用。
全部商标是其各自所有者的财产。
Operating Temperature Range (C) |
Package Group |
Package Size: mm2:W x L (PKG) |
Pin/Package |
TLK10002 |
---|
-40 to 85 |
FCBGA |
See datasheet (FCBGA) |
144FCBGA |