0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

TLK10002 双通道 10Gbps 多速率收发器

数据:

描述

TLK10002器件是一款双通道,多速率收发器,适用于高速双向点对点数据传输系统。它特别支持无线基站远程无线电头(RRH)应用,但也可用于其他高速应用。它支持从1.2288 Gbps到9.8304 Gbps的所有CPRI和OBSAI速率。

TLK10002在其低速(LS)侧数据输入上执行8B /10B编码数据流的1:1,2:1和4:1序列化。序列化的8B /10B编码数据在高速(HS)侧输出上呈现。同样,TLK10002对其高速侧数据输入上的8B /10B编码数据流执行1:1,1:2和1:4的串行化。经过反序列化的8B /10B编码数据显示在低速侧输出上。根据序列化或反序列化比率,低速侧数据速率的范围可以从0.5 Gbps到5 Gbps,高速侧数据速率可以在1 Gbps到10 Gbps的范围内。低速和高速侧数据输入和输出均为差分电流模式逻辑(CML)类型的集成终端电阻。在1:1模式下,输入可以是原始(非8B /10B编码)数据,允许通过设备传输PRBS数据。

TLK10002执行数据序列化或反序列化和时钟提取物理层接口设备。提供灵活的时钟方案以支持各种操作。它们包括对从高速侧恢复的外部抖动清除时钟的时钟支持。

TLK10002提供两种低速侧和两种高速侧环回模式,用于自我测试和系统诊断目的。

TLK10002内置模式生成和验证,有助于系统测试。低速端支持PRBS 2 7 -1,2 23的生成和验证 -1,和2 31 -1模式。除了PRBS模式之外,高速侧还支持高,低,混合和CRPAT长短模式生成和验证。

TLK10002具有集成的信号丢失(LOS)检测功能高速和低速两侧。在输入差分电压摆幅小于LOS断言阈值的条件下,LOS置位。输入差分电压摆幅必须超过要清除的LOS条件的失效阈值。

每个通道的通道对齐是通过低速侧接口上实现的专有通道对齐方案实现的。接口上游链路伙伴设备需要实现通道对齐方案以进行正确的链路操作。在实现通道对齐后,正常链接操作才会恢复。

两个TLK10002通道完全独立。它们可以使用不同的参考时钟,不同的数据速率,以及不同的序列化或反序列化。

TLK10002的低速端是与位于同一本地物理系统的FPGA或ASIC接口的理想选择。高速侧是通过光纤,电缆或背板接口与远程系统连接的理想选择。 TLK10002支持与SFP和SFP +光模块配合使用。

特性

  • 双通道,10 Gbps,多速率收发器
  • 支持1 Gbps的所有CPRI和OBSAI数据速率至10 Gbps
  • 集成延迟测量功能,精度高达814 ps
  • 支持SERDES操作,高速侧高达10 Gbps数据速率,高达5G bps低速侧
  • 高速和低速侧差分CML I /O
  • 每通道共享或独立参考时钟
  • 环回功能在高速和低速两侧,符合OBSAI标准
  • 支持数据重现操作
  • 支持PRBS 2 7 -1,2 23 -1和2 31 -1和高频,低频,混合频率和CRPAT长短模式生成和验证
  • 两个电源:1-V内核,1.5V或1.8-VI /O
  • 发送去加重和接收自适应均衡,允许在高速和低速侧允许扩展背板或电缆到达
  • 高速和低速侧的可编程发送输出摆幅。
  • 最小接收器差分输入阈值为100 mV pp
  • 信号丢失(LOS)检测
  • 背板,无源和有源铜缆或SFP /SFP +光模块的接口
  • 热插拔保护
  • JTAG ; IEEE 1149.1测试接口
  • MDIO; IEEE 802.3第22条支持
  • 65-nm高级CMOS技术
  • 全速率工业环境工作温度(-40°C至85°C)
  • 功耗:1.6 W典型
  • 器件封装:13 mm×13 mm,144引脚PBGA,1 mm球间距

全部商标是其各自所有者的财产。

参数 与其它产品相比 其他接口

 
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
TLK10002
-40 to 85    
FCBGA    
See datasheet (FCBGA)    
144FCBGA    

方框图 (1)

技术文档

数据手册(1)
元器件购买 TLK10002 相关库存