完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
SN65LVDS93 LVDS serdes(串行器/解串器)发送器包含4个7位并行负载串行移位寄存器,7×时钟合成器和5个单个集成电路中的低压差分信号(LVDS)驱动器。这些功能允许28位单端LVTTL数据通过5对平衡线导体同步传输,以便由兼容接收器(如SN65LVDS94)接收。
发送时,数据位D0至D27各自在输入时钟信号(CLKIN)的边沿加载到寄存器中。可通过时钟选择(CLKSEL)引脚选择时钟的上升沿或下降沿。 CLKIN的频率乘以七次,然后用于在7位片中串行卸载数据寄存器。然后将四个串行流和一个锁相时钟(CLKOUT)输出到LVDS输出驱动器。 CLKOUT的频率与输入时钟CLKIN相同。
SN65LVDS93无需外部元件,几乎不需要控制。数据总线在发送器的输入端和接收器的输出端看起来相同,数据传输对用户是透明的。唯一的用户干预是通过向CLKSEL输入高电平或使用低电平输入下降沿以及可能使用关闭/清除来选择时钟上升沿( SHTDN 跨度>)。 SHTDN 是一个低电平有效输入,用于禁止时钟并关闭LVDS输出驱动器以降低功耗。该信号的低电平将所有内部寄存器清零为低电平。
SN65LVDS93的特点是在-40°C至85°C的环境空气温度下工作。
Protocols |
Function |
Parallel Bus Width (bits) |
Compression Ratio |
ESD (kV) |
Input Compatibility |
Output Compatibility |
Supply Voltage(s) (V) |
Data Throughput (Mbps) |
Rating |
Operating Temperature Range (C) |
Package Group |
Package Size: mm2:W x L (PKG) |
Pin/Package |
SN65LVDS93 |
---|
Channel-Link I |
Serializer |
28 |
28 to 4 |
6 |
LVTTL |
LVDS |
3.3 |
1904 |
Catalog |
-40 to 85 |
TSSOP |
56TSSOP: 113 mm2: 8.1 x 14(TSSOP) |
56TSSOP |