SN65LVDS95-Q1 汽车类 LVDS SERDES 收发器

SN65LVDS95 LVDS serdes（串行器/解串器）发送器包含三个7位并行负载串行移位寄存器，一个7×时钟合成器和四个单个集成电路中的低压差分信号（LVDS）线路驱动器。这些功能允许21位单端LVTTL数据通过4对平衡线导体同步传输，以便由兼容接收器（如SN65LVDS96）接收。

发送时，数据位D0至D20各自在输入时钟信号（CLKIN）的上升沿加载到SN65LVDS95的寄存器中。 CLKIN的频率乘以七次，然后用于在7位片中串行卸载数据寄存器。然后将三个串行流和锁相时钟（CLKOUT）输出到LVDS输出驱动器。 CLKOUT的频率与输入时钟CLKIN相同。

SN65LVDS95无需外部元件，几乎不需要控制。数据总线在发送器的输入端和接收器的输出端看起来相同，数据传输对用户是透明的。唯一的用户干预是可以使用关闭/清除（ SHTDN ）低电平有效输入来禁止时钟并关闭LVDS输出驱动器以降低功耗消费。该信号的低电平将所有内部寄存器清除为低电平。