0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DS90CR481 48 位 LVDS 频道链接串行器 - 65 - 112 MHz

数据:

描述

DS90CR481发送器将48位CMOS /TTL数据转换为8个LVDS(低压差分信号)数据流。锁相发送时钟通过第九LVDS链路与数据流并行发送。发送时钟的每个周期48比特的输入数据被采样和发送。 DS90CR482接收器将LVDS数据流转换回48位LVCMOS /TTL数据。在112MHz的发送时钟频率下,以每LVDS数据信道672Mbps的速率发送48位TTL数据。使用112MHz时钟,数据吞吐量为5.38Gbit /s(672Mbytes /s)。在112MHz的发送时钟频率下,以每LVDS数据信道672Mbps的速率发送48位TTL数据。使用66MHz时钟,数据吞吐量为3.168Gbit /s(396Mbytes /s)。

数据线的多路复用可大幅减少电缆数量。长距离并行单端总线通常需要每个有源信号接地线(并且具有非常有限的噪声抑制能力)。因此,对于48位宽的数据和一个时钟,最多需要98个导体。有了这个Channel Link芯片组,只需要19个导体(8个数据对,1个时钟对和至少1个接地)。这使得电缆宽度减少了80%,从而节省了系统成本,减少了连接器的物理尺寸和成本,并且由于电缆尺寸更小,降低了屏蔽要求。

48个CMOS /TTL输入可以支持各种信号组合。例如,6个8位字或5个9位(字节+奇偶校验)和3个控制。

DS90CR481 /DS90CR482芯片组比前几代Channel Link器件有所改进,并提供更高的带宽支持和更长的时间有三个增强区域的电缆驱动器。为了增加带宽,最大时钟速率增加到112 MHz,并提供8个串行LVDS输出。通过用户可选择的预加重功能增强了电缆驱动,在过渡期间提供额外的输出电流以抵消电缆负载效应。还提供了逐周期的可选DC平衡,以减少ISI(符号间干扰)。通过预加重和DC平衡,在电缆的接收器端提供低失真的眼图。增加了电缆偏移校正功能,可以校对长至+/- 1 LVDS数据位时间(高达80 MHz时钟频率)的双绞线偏移长电缆。这三项增强功能可以驱动长度超过5米的电缆。

芯片组是解决与宽,高速TTL接口相关的EMI和电缆尺寸问题的理想方法。

特性

  • 3.168 Gbits /sec 66 MHz时钟带宽
  • 5.376 Gbits /sec带宽为112 MHz时钟
  • 65 - 112 MHz输入时钟支持
  • LVDS SER /DES减少电缆和连接器尺寸
  • 预加重可降低电缆负载效应
  • 可选DC平衡编码减少ISI失真
  • 电缆偏移校正+/- 1 LVDS数据位时间(最高80 MHz时钟速率)
  • 5V容差TxIN和控制输入引脚
  • 流通引脚排列,便于PCB设计
  • + 3.3V电源电压
  • 发送器拒绝周期间抖动
  • 符合ANSI /TIA /EIA- 644-1995 LVDS标准

所有商标均为其各自所有者的财产。

参数 与其它产品相比 SerDes/信道链路

 
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
DS90CR481
Channel-Link I    
Serializer    
48    
48 to 8    
6    
LVCMOS    
LVDS    
3.3    
5376    
Catalog    
-10 to 70    
TQFP    
100TQFP: 256 mm2: 16 x 16(TQFP)    
100TQFP    

方框图 (1)

技术文档

数据手册(1)
元器件购买 DS90CR481 相关库存