0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DS90CR286A-Q1 +3.3V 上升沿数据选通 LVDS 接收器 28 位频道链接 - 66 MHz

数据:

描述

DS90CR286A接收器将四个LVDS数据流转换回并行的28位LVCMOS数据。同样可用的DS90CR216A接收器可将三个LVDS数据流转换回并行的21位LVCMOS数据。两个接收器的输出均在上升沿选通。

接收器LVDS时钟的工作频率为20至66 MHz。器件锁相到输入时钟,对LVDS数据线上的串行比特流进行采样,并将它们转换为并行输出数据。在输入时钟频率为66 MHz时,每个LVDS输入线以462 Mbps的比特率运行,DS90CR286A的最大吞吐量为1.848 Gbps,DS90CR216A的最大吞吐量为1.386 Gbps。

DS90CR286A与上一代接收器相比,DS90CR216A器件得到了增强,并在接收器输出上提供了更宽的数据有效时间。使用这些串行链路器件非常适合解决与在宽,高速并行LVCMOS接口上传输数据相关的EMI和电缆尺寸问题。两种器件均采用TSSOP封装。

特性

  • 20至66 MHz移位时钟支持
  • 接收器输出时钟50%占空比
  • Rx输出的最佳设置和保持时间
  • Rx功耗<在66°MHz最差情况下270 mW(典型值)
  • Rx掉电模式< 200μW(Max)
  • ESD额定值> 7kV(HBM),> 700 V(EIAJ)
  • PLL无需外部元件
  • 与TIA /EIA-644 LVDS标准兼容
  • 薄型56引脚或48引脚DGG (TSSOP)
    封装
  • 工作温度:-40°C至85°C
  • 汽车Q级可用 - AEC-Q100级
    3合格

参数 与其它产品相比 SerDes/信道链路

 
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
DS90CR286A-Q1
Channel-Link I    
Deserializer    
28    
28 to 4    
7    
LVDS    
LVCMOS    
3.3    
1848    
Automotive    
-40 to 85    
TSSOP    
56TSSOP: 113 mm2: 8.1 x 14(TSSOP)    
56TSSOP    

方框图 (1)

技术文档

数据手册(1)
元器件购买 DS90CR286A-Q1 相关库存