0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SN65LVDS117 双路 8 端口 LVDS 中继器

数据:

描述

SN65LVDS109和SN65LVDS117配置为两个相同的存储体,每个存储体有一个差分线接收器连接到四个('109)或八个('117)差分线路驱动器。输出成对排列,具有来自两个存储体中的每一个的一个输出。为每对输出提供单独的输出使能,并为所有输出提供额外的使能。

线路接收器和线路驱动器实现低压差分信号(LVDS)的电气特性。 LIAS是EIA /TIA-644中规定的一种数据信号技术,可提供低功耗,低噪声发射,高抗噪性和高开关速度。 (注意:数据传输的最终速率和距离取决于介质的衰减特性,与环境耦合的噪声以及其他系统特性。)

这些设备的预期应用,以及LVDS信令技术用于大约100Ω的受控阻抗介质上的点对点或点对多点(分布式单工)基带数据传输。传输介质可以是印刷电路板迹线,背板或电缆。集成到同一硅衬底中的大量驱动器以及平衡信号的低脉冲偏斜提供了从输入重复的信号的极其精确的定时对准。这对于实现系统时钟和数据分配树特别有利。

SN65LVDS109和SN65LVDS117的工作温度范围为-40°C至85°C。

特性

  • 两个线路接收器和八个('109)或十六个('117)线路驱动器符合或超过ANSI EIA /TIA-644的要求标准
  • 典型数据信号速率至400 Mbps或时钟频率至400 MHz
  • 输出以每组对的方式排列
  • 启用逻辑允许单独控制每个驱动程序输出对,加上所有输出
  • 低压差分信号,典型输出电压为350 mV,负载为100Ω
  • 与LVDS,PECL,LVPECL,LVTTL,LVCMOS电气兼容具有外部终端网络的GTL,BTL,CTT,SSTL或HSTL输出
  • 传播延迟时间< 4.5 ns
  • 输出偏差小于550 psBank偏差小于150 ps零件间偏差小于1.5 ns
  • 总功耗通常<500 mW,所有端口均已启用且位于200 MHz
  • 驱动器输出或接收器输入等于高阻抗禁用时或使用V CC &lt; 1.5 V
  • 总线引脚ESD保护超过12 kV
  • 封装在具有20-mil端子间距的薄收缩小外形封装中

<小>

参数 与其它产品相比 缓冲器、驱动器/接收器和交叉点

 
Device Type
Protocols
No. of Tx
No. of Rx
Input Signal
Output Signal
Signaling Rate (Mbps)
ESD HBM (kV)
Function
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
SN65LVDS117
Buffer    
LVDS    
16    
2    
LVDS    
LVDS
PECL
LVPECL
LVTTL
LVCMOS
GTL
BTL
CTT
SSTL
HSTL    
400    
12    
Repeater/Translator
Buffer    
-40 to 85    
TSSOP    
64TSSOP: 138 mm2: 8.1 x 17(TSSOP)    
64TSSOP    

技术文档

数据手册(1)
元器件购买 SN65LVDS117 相关库存